专利名称：一种片上系统的串行通信接口的制作方法
技术领域：
本实用新型涉及一种片上系统的串行通信接口。
背景技术：
SPI (Serial Peripheral Interface)串行通信接口由于其使用简单方便且节省系统资源，众多芯片支持该接口，应用广泛。SPI接口的实现有硬件和软件两种方法，软件模拟SPI接口方法简单方便，但速度受到限制；采用硬件的方法不但速度快，而且对设计时序、资源面积和功耗等具有预见性。SPI总线通信是通过数据交换完成的，由SCLK提供时钟脉冲，SΙΜ0, SOMI则基于此脉冲完成数据传输。从设备数据输出通过SOMI线，数据在SCLK上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取，完成一位数据传输，同样SMO线也由SCLK时钟控制。 SCLK信号线由主设备控制，当SCLK没有跳变时，从设备不采集或不传送数据，因此，在一个基于SPI的设备中至少有一个主设备。也就是说，主设备通过对SCLK时钟线的控制来完成对通信的控制。虽然使用IP(Intellectual Property)核可实现SPI接口，但是设计不够灵活,不利于功能扩展，且用户无法知道其内部工作状况，使用时往往觉得困难。
实用新型内容本实用新型所要解决的技术问题是提供一种片上系统的串行通信接口，设计灵活，有利于功能扩展和使用。为解决上述技术问题，本实用新型提出一种片上系统的串行通信接口，包括上电初始化模块由一个计数器和一个标志寄存器组成，用于对从设备进行上电初始化；转换周期设置模块包括一个计数器，通过改变计数器大小改变主从设备间的读写周期；SCLK控制模块包括SCLK时钟，通过控制SCLK时序控制从设备数据读写时序；写从设备模块由一个数据位寄存器和一个待发数据寄存器组成；读及数据缓存模块包括缓存器，用于接收和缓储从设备数据。本实用新型的片上系统的串行通信接口，具有设计灵活，有利于功能扩展和使用的优点。
以下结合附图
和具体实施方式
对本实用新型的技术方案作进一步具体说明。图I为SPI接口设计模块框图。图2为TLC3574与FPGA连接原理图。图3为TLC3574控制时序图。
具体实施方式
如图I所示的SPI接口设计模块框图。包括上电初始化模块由一个计数器和一个标志寄存器组成，用于对从设备进行上电初始化；转换周期设置模块包括一个计数器，通过改变计数器大小改变主从设备间的读写周期；SCLK控制模块包括SCLK时钟，通过控制SCLK时序控制从设备数据读写时序；写从设备模块由一个数据位寄存器和一个待发数据寄存器组成；读及数据缓存模块包括缓存器，用于接收和缓储从设备数据。图2所示为一种典型实用的技术方案即采用FPGA与A/D数模转换器通信所设计的SPI接口，其中FPGA型号为EP2C8T144，A/D数模转换器的型号为TLC3574。由四根信号线(50^、5010、5頂0乂5)来完成全双工SPI接口的设计。SCLK为串行时钟线，具有控制从设备数据的读写功能，SOMI为从设备输出数据线，SIMO为从设备输入数据线，CS为片选信号线，外部时钟(elk)作为同步时钟源。结合图3所示，其工作原理流程为上电后先给A/D芯片初始化，初始化过程中·CS丨至少延迟16个SCLK以完成CMD及CFR寄存器配置；初始化完毕后，每个采样周期均需写CMD及CFR寄存器，写CMD寄存器用于选择通道数(实例中只给出了选择O通道代码，如需选择多通道还需增加通道选择寄存器，同时还需增加写A/D命令及CFR寄存器个数或者用一个二维数组表示)，写CFR寄存器用于配置A/D芯片采样率、转换时钟源、输入端模式、转换模式等的选择，写CMD及CFR寄存器在每个周期开始的前16个SCLK完成；读A/D数据时，仍在每个周期开始的前14个SCLK完成，SCLK时钟至少保持到采样完成。最后所应说明的是，以上具体实施方式
仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
权利要求1.一种片上系统的串行通信接口，包括 上电初始化模块由一个计数器和一个标志寄存器组成，用于对从设备进行上电初始化； 转换周期设置模块包括一个计数器，通过改变计数器大小改变主从设备间的读写周期； SCLK控制模块包括SCLK时钟，通过控制SCLK时序控制从设备数据读写时序； 写从设备模块由一个数据位寄存器和一个待发数据寄存器组成； 读及数据缓存模块包括缓存器，用于接收和缓储从设备数据。
专利摘要本实用新型提出一种片上系统的串行通信接口，包括上电初始化模块,由一个计数器和一个标志寄存器组成，转换周期设置模块包括一个计数器，通过改变计数器大小改变主从设备间的读写周期；SCLK控制模块包括SCLK时钟，通过控制SCLK时序控制从设备数据读写时序；写从设备模块由一个数据位寄存器和一个待发数据寄存器组成；读及数据缓存模块包括缓存器，用于接收和缓储从设备数据。本实用新型的片上系统的串行通信接口，具有设计灵活，有利于功能扩展和使用的优点。
文档编号G06F13/40GK202720637SQ20122027519
公开日2013年2月6日 申请日期2012年6月12日 优先权日2012年6月12日
发明者但春华 申请人:湖北三江航天红峰控制有限公司