存储卡和与存储卡通信的接口电路的制作方法
【专利说明】存储卡和与存储卡通信的接口电路
[0001]本申请要求于3013年12月6日提交的美国临时专利申请N0.61/912，729以及于2014年2月27日在韩国知识产权局提交的韩国专利申请N0.10-2014-0023276的优先权，它们中的每一个的全部内容以引用方式并入本文中。
技术领域
[0002]本文描述的本发明构思的示例实施例涉及半导体电路，更具体地说，涉及存储卡和/或被配置为与存储卡通信的接口电路。
【背景技术】
[0003]可利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来制造常规的半导体存储器装置。半导体存储器装置分为易失性存储器装置和非易失性存储器装置。
[0004]易失性存储器装置在断电时丢失存储在其中的内容。示例易失性存储器装置包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置即使在断电时也保持存储的内容。示例非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器装置、相变RAM(PRAM)、磁性 RAM (MRAM)、电阻式 RAM (RRAM)、铁电 RAM (FRAM)等。
[0005]非易失性存储器可用作计算装置的存储。非易失性存储器也可用作与计算机装置一起使用的固态驱动器(SSD)、与移动装置一起使用的嵌入式存储、被配置为附接至计算机装置或移动装置或者从计算机装置或移动装置拆卸的可拆卸存储卡。
【发明内容】
[0006]本发明构思的至少一个示例实施例提供了一种存储卡。根据至少该示例实施例，所述存储卡包括:第一信号端子，其被配置为输出第一信号；第二信号端子，其被配置为输出第二信号，第一信号与第二信号彼此互补；以及控制器，其被配置为在电力被供应至存储卡之后链路连接被执行之前驱动第一信号端子和第二信号端子以具有第一负状态。当第一信号的电平大于第二信号的电平时，第一信号端子和第二信号端子处于正状态。当第一信号的电平小于第二信号的电平时，第一信号端子和第二信号端子处于第一负状态。
[0007]存储卡还可包括:第三信号端子，其被配置为接收第三信号；以及第四信号端子，其被配置为接收第四信号，第三信号与第四信号彼此互补。当供应电力时，控制器被配置为驱动第三信号端子和第四信号端子以具有地电平。
[0008]控制器可被配置为在第三信号的电平小于第四信号的电平的情况下检测第二负状态。当检测到第二负状态时，控制器可被配置为利用第一信号端子至第四信号端子来执行链路连接。
[0009]正状态可对应于第一比特，并且第一负状态可对应于第二比特。当执行链路连接时，控制器可通过第一信号端子和第二信号端子发送数据。控制器可被配置为利用正状态和第一负状态来发送数据。
[0010]控制器可被配置为驱动第一信号端子和第二信号端子以具有第一负状态来通知主机存储卡已连接至该主机。
[0011]在执行通电复位操作之后，控制器可被配置为驱动第一信号端子和第二信号端子以具有第一负状态。
[0012]在第一负状态下，第二信号与第一信号之间的电压差的范围可为约200mV至约400mV，包括两个端点。
[0013]至少一个其它示例实施例提供了一种接口电路，该接口电路被配置为与存储卡通信。根据至少该示例实施例，该接口电路包括:第一信号端子，其被配置为接收第一信号；第二信号端子，其被配置为接收第二信号，第一信号和第二信号彼此互补；以及控制器，其被配置为当存储卡未连接时驱动第一信号端子和第二信号端子以具有接地状态。所述控制器还被配置为基于通过第一信号端子和第二信号端子接收到的第一信号和第二信号来检测存储卡是否连接。
[0014]至少一个其它示例实施例提供了一种接口电路，该接口电路被配置为与存储卡通信。根据至少该示例实施例，该接口电路包括:第一信号端子，其被配置为接收第一信号；第二信号端子，其被配置为接收第二信号，第一信号和第二信号彼此互补；以及控制器，其被配置为基于通过第一信号端子和第二信号端子接收到的第一信号和第二信号来检测存储卡是否连接，以及当存储卡未连接时驱动第一信号端子和第二信号端子以具有接地状
??τ O
[0015]当第一信号的电平大于第二信号的电平时，第一信号端子和第二信号端子可具有正状态。当第一信号的电平小于第二信号的电平时，第一信号端子和第二信号端子可具有负状态。控制器可被配置为当第一信号端子和第二信号端子具有负状态时检测存储卡的连接。
[0016]接口电路还可包括:第三信号端子，其被配置为输出第三信号；以及第四信号端子，其被配置为输出第四信号，第三信号与第四信号彼此互补。当存储卡未连接时，控制器可将第三信号端子和第四信号端子设为省电模式。
[0017]如果控制器检测到存储卡已连接，则控制器可驱动第三信号端子和第四信号端子以具有其中第三信号的电平小于第四信号的电平的负状态。
[0018]控制器被配置为在第三信号端子和第四信号端子被驱动以具有负状态之后通过第一信号端子至第四信号端子来执行与存储卡的链路连接。
[0019]控制器可被配置为检查与存储卡的连接，以及当连接失败时，检测存储卡的断开。
[0020]控制器可当发生与存储卡的通信故障时和/或定期地检查连接。
[0021]本发明构思的至少一个其它示例实施例提供了一种存储卡。根据至少该示例实施例，存储卡包括:第一输出端子，其被配置为输出第一输出信号；第二输出端子，其被配置为输出第二输出信号，第一输出信号与第二输出信号彼此互补；第一输入端子，其被配置为接收第一输入信号；第二输入端子，其被配置为接收第二输入信号，第一输入信号与第二输入信号彼此互补；控制器；以及非易失性存储器，其被配置为根据控制器的控制而操作。在从外部装置供应电力时，控制器被配置为:驱动第一输出端子和第二输出端子以使得第一输出信号的电平小于第二输出信号的电平，并驱动第一输入端子和第二输入端子以具有地电平。
[0022]控制器可被配置为响应于通过第一输入端子和第二输入端子检测到第一输入信号的电平小于第二输入信号的电平而执行与外部装置的链路连接。
[0023]存储卡可为可拆卸便携式存储装置。
[0024]至少一个其它示例实施例提供了一种通用快闪存储(UFS)装置。根据至少该示例实施例，UFS装置包括UFS存储器控制器。响应于被连接至UFS主机，UFS存储器控制器被配置为:响应于从UFS主机接收到电力而执行UFS装置的通电复位操作；向UFS主机通知UFS装置已连接至UFS主机；以及与UFS主机交换配置信息。
[0025]UFS存储器控制器还可被配置为确定UFS主机是否处于就绪状态，并且仅在UFS主机处于就绪状态之后才交换配置信息。
[0026]UFS存储器控制器可被配置为通过经UFS装置与UFS主机之间的上游数据通道输出信号来向UFS主机通知UFS装置连接至UFS主机。UFS存储器控制器还可被配置为经上游数据通道将数据输出至UFS主机。
[0027]配置信息可包括以下各项中的至少一项:用于调整与UFS主机的同步的模式；UFS装置的容量信息；以及UFS装置支持的功能。
[0028]UFS装置还可包括耦接至UFS存储器控制器的非易失性存储器。
[0029]UFS装置可连接至UFS主机并且被UFS主机访问，而不用重启或关闭UFS主机。
[0030]至少一个其它示例实施例提供了一种通用快闪存储(UFS)主机。根据至少该示例实施例，UFS主机包括UFS存储接口。UFS存储接口被配置为:基于来自UFS装置的通知信号检测UFS装置与UFS主机的连接；将就绪状态通知信号输出至UFS装置，就绪状态通知信号指示UFS主机已准备好与UFS装置交换配置信息；以及与UFS装置交换配置信息。
[0031]UFS存储接口可包括:互连单元，其被配置为经UFS主机与UFS装置之间的下游数据通道将就绪状态通知信号输出至UFS装置。UFS存储接口还可被配置为经下游数据通道将数据输出至UFS装置。
[0032]互连单元还可被配置为经UFS装置与UFS主机之间的上游数据通道从UFS装置接收通知信号。
[0033]UFS存储接口还可被配置为经上游数据通道从UFS装置接收数据。
[0034]配置信息可包括以下项目中的至少一项:用于调整与UFS装置的同步的模式；UFS装置的容量信息；以及UFS装置所支持的功能。
[0035]UFS存储接口可访问UFS装置，而不用重启或关闭UFS主机。
[0036]至少一个其它示例实施例提供了一种存储卡。根据至少该示例实施例，该存储卡包括:非易失性存储器；和通用快闪存储(UFS)存储器控制器，其耦接至非易失性存储器。UFS存储器控制器被配置为:响应于从UFS主机接收到电力而执行通电复位操作；向现5主机通知存储卡已连接至UFS主机；以及与UFS主机交换配置信息。
[0037]UFS存储器控制器还可被配置为确定UFS主机是否处于就绪状态，以及仅在UFS主机处于就绪状态之后才交换配置信息。
[0038]UFS存储器控制器还可被配置为:通过经UFS装置与UFS主机之间的上游数据通道输出信号来向UFS主机通知UFS装置已连接至UFS主机；以及经上游数据通道将数据输出至UFS主机。
[0039]存储卡可连接至UFS主机并且被UFS主机访问，而不用重启或关闭UFS主机。
[0040]根据本发明构思的示例实施例，存储卡可通过驱动具有负状态的输出端子以将与主机的连接通知给该主机。基于来自存储卡的通知，可在主机与存储卡之间实现链路连接。因此，根据示例实施例的存储卡可支持热插拔功能和/或具有提高的性能。示例实施例还提供了与支持热插拔功能和/或具有提高的性能的存储卡进行通信的接口电路。
[0041]根据示例实施例，存储卡和/或UFS装置可连接至主机计算机系统并且被主机计算机系统访问，而不用重启和/或关闭主机计算机系统。例如，存储卡和/或UFS装置可连接至主机计算机系统并且被主机计算机系统访问，而不明显中断主机计算机系统的操作。
【附图说明】
[0042]从以下结合附图的描述中，示例实施例将变得清楚，其中除非另外说明，否则相同的附图标记在全部的各个附图中指代相同的部件，其中:
[0043]图1是示意性地示出根据本发明构思的示例实施例的计算装置的框图；
[0044]图2是示意性地示出根据本发明构思的示例实施例的主机装置的框图；
[0045]图3是示意性地示出根据本发明构思的示例实施例的存储装置的框图；
[0046]图4是示意性地示出根据本发明构思的示例实施例的存储装置的操作方法的流程图；
[0047]图5是示意性地示出根据本发明构思的示例实施例的主机装置的操作方法的流程图；
[0048]图6是示意性地示出根据本发明构思的示例实施例的其中主机装置与存储装置连接的示例的流程图；
[0049]图7是示意性地示出根据本发明构思的示例实施例的在存储接口与主机接口之间交换的信号的示例的时序图；
[0050]图8是示意性地示出根据本发明构思的另一示例实施例的主机装置的操作方法的流程图；
[0051]图9是示意性地示出根据本发明构思的又一示例实施例的主机装置的操作的流程图；
[0052]图10是示意性地示出根据本发明构思的示例实施例的存储接口或主机接口发送数据的方法的时序图；
[0053]图11是示意性地示出根据本发明构思的另一示例实施例的存储接口的框图；
[0054]图12是示意性地示出根据本发明构思的另一示例实施例的主机接口的框图；
[0055]图13是示意性地示出根据本发明构思的示例实施例的图3所示的存储装置的非易失性存储器的框图；
[0056]图14是示意性地示出根据本发明构思的示例实施例的图13所示的非易失性存储器的存储器块的电路图；
[0057]图15是示意性地示出根据本发明构思的另一示例实施例的图13所示的非易失性存储器的存储器块的电路图；
[0058]图16是示意性地示出根据本发明构思的示例实施例的存储器控制器的框图；
[0059]图17是示