具有电源状态传感器的存储器电路的制作方法
【专利说明】
【背景技术】
[0001]本发明一般地涉及数据处理装置，并且更具体地，涉及确定存储器电路的电源状态。
[0002]鉴于供电电池、便携式电子设备的广泛性，电源消耗量的减少是目前集成电路设计的重要方面。许多这样的便携式设备包括片上系统(SoC)。SoC通常包括处理器和一个或多个存储器，并且存储器占据SoC的电源消耗的相当大的部分。
[0003]根据现在的处理工作负荷，通过改变供应电路组件(例如存储器)的电源来管理电源消耗是公知的。例如，存储器在闲置处理期间处于低功耗睡眠模式，并且在主动处理期间处于高功率运行模式。在不同的电源模式中，可以动态改变供给电压和时钟频率中的至少一个，使得系统当被需要时能够传输高的吞吐量，而通过低速率/功耗期间的使用延长电池寿命。
[0004]在这样的电源管理策略中，当存储器是睡眠或在低功耗模式时，直到存储器完全苏醒过来才能访问存储器阵列。因此，对于存储器从睡眠模式转变为完全运行模式所需要的时间是重要的。在传统的系统中，电源管理控制器在预定唤醒时间期间保持对存储器的访问。通过模拟预先确定唤醒时间，然后为保持时间赋值。
[0005]当为唤醒时间使用固定延迟时可能产生的一个问题就是，由于实际的电路运行取决于处理、电压和温度(PVT)而变化，因而固定延迟值本质上是不准确的。因此，如果估计的延迟时间少于实际的延迟时间，那么电源管理控制器在存储器实际运行之前将允许执行存储器访问，这可能导致系统故障。因此，拥有用于确定实际的存储器唤醒时间的比较好的方式将是有利的。
[0006]附图简述
[0007]通过参考示例实施例的下面的描述连同附图一起，可以理解本发明，其中:
[0008]图1是根据本发明的实施例的包括电源状态反馈单元的片上系统的示意性框图；
[0009]图2是根据本发明的另一实施例的包括多个电源状态反馈单元的片上系统的示意性框图；
[0010]图3是图1的电源状态反馈单元的示意性框图；
[0011]图4是示出了图3的开关控制器的示意性框图；
[0012]图5是示意性地示出了根据本发明的实施例的基于省电状态和运行状态之间的转变的存储器电路的电压截止阈值的曲线图；
[0013]图6是示出了采用传统系统中的存储器唤醒事件的允许存储器访问的相对时序的时序图；
[0014]图7是示出了采用根据本发明的实施例的存储器唤醒事件的允许存储器访问的相对时序的时序图；
[0015]图8是根据本发明的实施例示出了 SRAM阵列唤醒处理的流程图；以及
[0016]图9是根据本发明的实施例示出了用于检测具有引起存储器内的数据丢失/损坏的可能性的电压扰动以及用于触发任何丢失数据的恢复的处理的流程图。
【具体实施方式】
[0017]下面结合【附图说明】的详细描述旨在作为目前优选的本发明的实施例的描述，并不旨在代表本发明可能被实施例的唯一的形式。将理解，相同或者相等的功能可以通过不同的实施例完成，这些实施例旨在被包括在本发明的精神和范围内。在图中，相同的数字被用于通篇说明相同的元件。此外，术语“包括u‘包含”或者其任何其他的变化形式，旨在覆盖非穷举的包含，例如包括了一系列的元件或步骤的模块、电路、设备组件、结构以及方法步骤，这些元件和步骤不仅仅这些元件，而是包括了相对这样的模块、电路、设备组件或步骤没有明确列出或者特有的其他的元件或步骤。通过“包括……一个”进行的元件或步骤并不(没有更多的限制)排除包括该元件或步骤的附加的同等的元件或步骤的存在。
[0018]在一个实施例中，本发明提供一种集成电路，包括存储器电路，包括存储器阵列；电源控制电路，用于控制提供至所述存储器阵列的功率，并且用于控制对所述存储器阵列的访问。电源控制电路将与多个存储器性能等级中的一个相对应的供电电压提供给所述存储器阵列，所述多个存储器性能等级包括完全性能等级和至少一个省电性能等级。电压传感电路，耦合至所述存储器阵列用于感测所述存储器阵列的电压等级。取决于所感测的电压等级，所述电压传感电路产生指示所述存储器阵列的存储器性能等级的电源状态信号。电源控制电路还取决于所述电源状态信号允许对所述存储器阵列的访问。
[0019]在另一个实施例中，本发明提供控制访问集成电路中的存储器的方法，该集成电路包括存储器、处理器以及具有电压传感电路的电源管理控制器。该方法包括将与多个存储器性能等级中的一个相对应的供电电压提供给所述存储器，所述存储器性能等级包括完全性能等级和至少一个省电性能等级；用所述电压传感电路感测所述存储器的存储器阵列的电压等级。取决于所感测的电压等级，产生用于所述存储器阵列的电源状态信号，所述电源状态信号指示所述存储器的多个存储器性能等级中的一个。取决于所述电源状态信号的值允许存储器访问操作。
[0020]在进一步的实施例中，本发明提供一种控制器，用于控制访问存储器电路的存储器阵列。所述控制器包括电压传感电路，用于接收所述存储器阵列的感测电压等级；以及电源管理控制器(PMC)，连接至所述电压传感电路。所述PMC取决于所感测的电压等级产生指示所述存储器电路的多个存储器性能等级中的一个的电源状态信号，所述存储器性能等级包括完全性能等级和至少一个省电性能等级，以及所述PMC取决于所述电源状态信号的值允许存储器访问操作。
[0021]现在参考图1，示出了可以是片上系统(SOC)的集成电路(IC) 100的示意性框图，强调了本发明的特征。IC 100包括具有外围逻辑块104和存储器阵列106的存储器电路102。在一个实施例中，存储器阵列106包括SRAM阵列。IC 100还包括存储器控制单元(MCU) 108 ;电源管理控制器(PMC) 110 ;阵列电源开关112，以及电源状态反馈单元114。IC100具有多个被提供用于节省功率的电压域，所述电压域包括第一或Vdd外围域120、第二或常开(always on)域122以及第三或Vdd阵列域124，其中Vdd代表IC100的正供电电压。
[0022]存储器电路102横跨两个不同的电压域，S卩Vdd外围域120和Vdd阵列域124。存储器外围逻辑块104和MCU 108位于Vdd外围域120中；PMC 110、阵列电源开关112和电源状态反馈单元114位于常开域122中，以及存储器阵列106位于Vdd阵列域124中。存储器电路102包括多个存储器块和/或存储器阵列106，而外围逻辑块104包括用于控制存储器阵列106的各方面操作的电路。可以根据电源管理策略改变正供电电压Vdd，使得由PMC 110减少Vdd以使存储器电路102处于睡眠状态，以及增加Vdd以使存储器电路102处于运行状态。存在相应于IC 100的完全运行状态的最大供电电压。
[0023]优选地，存储器电路102被配置用于在多个不同的性能等级用相应的供电电压运行。多个性能等级至少包括完全性能等级(其中供电电压是完全(最大可用的)供电电压)，以及至少一个省电性能等级，其中加在存储器102上的供电电压小于完全供电电压。多个性能等级可以被分类为能够执行存储器访问操作的运行性能等级(或状态)。例如完全性能等级是相应于完全电压等级和完全时钟频率的运行性能等级，但是可以提供至少一个进一步的运行性能等级，其中仍然能够执行存储器访问操作，但处于相对完全性能等级来说以降低的电压和减小的时钟速度来执行存储器访问操作。
[0024]省电性能等级可以是数据保持性能等级，其中供电电压足以保持存储在存储器电路102中的数据(就保持数据的易失性存储器的意义而言)，或者可选择地，性能等级可以是数据丢失省电性能等级，其中供电电压不足以保持存储在存储器电路102中的数据。任何省电性能等级在本文中被称为睡眠状态，其中电压和时钟速度不足以可靠地支持存储器访问操作。当存储器电路102处于睡眠状态中时，存储器访问操作不能执行。正如本领域所公知的，睡眠状态是处理操作被临时暂停的状态。
[0025]PMC 110取决于主要的处理需求而执行电源控制策略。因为能量消耗一般是电压的二次函数，所以减小供电电压Vdd会降低能量消耗。一种省电技术是在计算活动低的期间降低时钟频率。这降低了功率但不会显著地影响每个处理任务消耗的总能量，原因在于总能量很大程度上与时钟频率是不相关的。降低电压易于提高能量效率，但损害峰值吞吐量。响应于计算负载的需要而动态地改变时钟频率和供电电压Vdd允许在低处理吞吐量期间降低每个任务消耗的能量，但是当需要时，也允许使用峰值吞吐量。PMC 110可配置成执行这些省电策略。
[0026]被提供给Vdd阵列域124的电压Vdd阵列独立于与常开域122和Vdd外围域120相对应的电压。如图1所示，Vdd阵列源于由PMC 110控制的阵列电源开关112。PMC 110产生被提供给阵列电源开关112的开关使能信号，并且当阵列电源开关112为导通时，开关112将Vdd阵列网信号供给存储器阵列106。常开域122中的阵列电源开关112的布置允许阵列电源开关112甚至在IC 100的低功率模式/状态中保持其功能，并且因此根据动态电源管理控制算法能够单独地切换存储器阵列106。因此，例如，存储器阵列106可以独立于IC 100的处理器电路(未示出)而被切换到低功率模式/省电状态。
[0027]电源状态反馈单元114执行存储器阵列106的当前电源状态的测量并且产生提供存储器阵列106电源状态的实时指示的一个或多个信号，并且通过先进的程序应用(例如电源管理软件)以处理用于使用的电源状态信息。因此，电源状态反馈单元114提供关于存储器电源状态的可视的且可验证的信息。
[0028]电源状态反馈电源114通过从包括存储器阵列106的引脚的传感网读取电压信号，从而获得存储器阵列电源状态测量。存储器阵列106