电流比较电路、存储器及电流比较方法
【专利摘要】一种电流比较电路、存储器及电流比较方法，电流比较电路包括：第一充放电电路，适于在控制信号的控制下向第一充放电节点充电，或者对其放电，放电电流为第一电流；第一比较器，其第一输入端接收参考电压，第一比较器的第二输入端耦接第一充放电节点，并输出第一比较结果；第二充放电电路，适于在控制信号的控制下向第二充放电节点充电，或者对其放电，放电时的电流为第二电流；第二比较器，其第一输入端接收参考电压，第二比较器的第二输入端耦接第二充放电节点，并输出第二比较结果；边沿检测电路，适于检测第一和第二比较结果的翻转沿，并根据二者在时间上的先后得到第一和第二电流的比较结果。本发明方案可克服电流比较电路对被测电流的影响。
【专利说明】
电流比较电路、存储器及电流比较方法
技术领域
[0001]本发明涉及电流比较技术，特别涉及一种电流比较电路、存储器及电流比较方法。
【背景技术】
[0002]电流比较技术在电子电路中是一种应用十分广泛的电路技术。一般而言，用于直接进行电流比较的器件较少，一般在电路中将待比较的两路电流转换为电压后再进行比较。在具体实施中，针对小电流可采用电阻对电流进行取样转换，针对大电流可以用互感器、霍尔元件等进行取样转换。图1和图2分别为现有技术中两种较为常见的电流比较电路。
[0003]参照图1，图1所示的电流比较电路100采用了电流转换为电压后再进行比较的方式，包括取样电阻Rl和R2和电压比较器101，对被测电流Il和12进行电压转换。并且所述电压比较器101比较节点B和节点C的电压，通过其输出的比较结果OUT判断被测电流Il和12的大小。电流比较电路100在工作时，在取样电阻Rl的两端(也即电源Vdd和节点B之间)和取样电阻R2的两端(也即电源Vdd和节点C之间)均存在压降，这将影响到被测电流Il和12的大小。
[0004]参照图2，图2所示的电流比较电路200则采用了包括PMOS管PI和P2的电流镜电路，将被测电流Il镜像至PMOS管P2的源极，采用反相器201对被测电流Il和12的大小进行比较，再由反相器202对所述反相器201的输出信号进行反相再输出比较结果0UT，并根据比较结果OUT判断被测电流Il和12的大小。电流比较电路200在工作时，由于PMOS管中存在阈值电压，使得电源Vdd与PMOS管Pl的漏极以及电源Vdd与PMOS管P2的漏极之间均存在压降，此压降也会影响到被测电流Il和12的大小。
[0005]在现有技术中，电流比较技术被广泛地应用于存储器中，例如，闪存(Flash)、电可擦可编程只读存储器(Electrical Iy Erasable Programmable Read-Only Memory ,EEPROM)或者静态随机存取存储器(Static Random Access Memory，SRAM)等。以闪存为例，在闪存中的灵敏放大器中，采用电流比较技术，对闪存所读取到的表示闪存内存储单元所存储的信息的读取电流与参考电流进行比较，来判定所述存储单元所存储的信息为“O”还是为“I”。
[0006]图3是一种现有的存储器的电路图。与图2所示的电流比较电路的原理相近，存储器300采用包括PMOS管Pl和P2的电流镜电路。在存储器300中，存储单元N4在字线信号WL的控制下输出参考电流Iref，存储单元N8在所述字线信号Wl以及位线选通信号VM和VN的控制下输出读取电流Icell;存储单元N4经由常开的选通管N2和N3以及由反相器INVl和匪OS管NI组成的钳位电路(图未示)耦接至所述PMOS管Pl的漏极;存储单元NS经由选通管N6和N7以及由反相器INV2和匪OS管N5组成的钳位电路(图未示)耦接至所述PMOS管P2的漏极。其中，需要说明的是，图3未绘示出存储器300的位线结构，且仅绘示出分别由位线选通信号VM和VN控制的两个选通管N6和N7，在具体实施中，存储器300可以包含多个选通管，并且接收多个位线选通信号，此处不一一赘述。电流镜电路将所述参考电流镜像至PMOS管P2的源极，再由反相器301对所述参考电流Iref和读取电流Icell的大小进行比较，再由反相器302对所述反相器301的输出信号进行反相再输出比较结果OUT，并根据比较结果OUT判断所述参考电流Iref和读取电流Icell的大小。
[0007]因此，现有技术的电流比较电路在对被测电流进行电流比较时，不可避免地在电源电压和电流端口之间存在有压降，这使得电流比较电路对被测电流的大小有影响，而影响到电流比较的精度;此外，在存储器中，电流比较电路对被测电流的大小的影响降低了存储器的读操作精度。
【发明内容】
[0008]本发明解决的技术问题是如何克服电流比较电路在进行电流比较时对被测电流的大小的影响，以进一步提高存储器的读操作精度。
[0009]为解决上述技术问题，本发明实施例提供一种电流比较电路，包括:
[0010]第一充放电电路，适于在控制信号的控制下，向第一充放电节点充电，或者对所述第一充放电节点放电，放电时的电流为第一电流；
[0011]第一比较器，所述第一比较器的第一输入端接收参考电压VR，所述第一比较器的第二输入端耦接所述第一充放电节点，并输出第一比较结果；
[0012]第二充放电电路，适于在所述控制信号的控制下，向第二充放电节点充电，或者对所述第二充放电节点放电，放电时的电流为第二电流；
[0013]第二比较器，所述第二比较器的第一输入端接收所述参考电压VR，所述第二比较器的第二输入端耦接所述第二充放电节点，并输出第二比较结果；
[0014]边沿检测电路，适于检测所述第一比较结果和第二比较结果的翻转沿，并根据所述第一比较结果和第二比较结果的翻转沿在时间上的先后得到所述第一电流和第二电流的比较结果；
[0015]其中，所述第一充放电电路和第二充放电电路在充电时的电流相等，所述控制信号控制所述第一充放电电路和第二充放电电路进行充电后，所述第一充放电节点的电压等于所述第二充放电节点的电压。
[0016]可选地，所述第一充放电电路包括:第一电容，所述第一电容的第一端耦接所述第一充放电节点，所述第一电容的第二端耦接地;第一控制电路，所述第一控制电路的控制端接收所述控制信号，所述第一控制电路的第一端耦接电源，所述第一控制电路的第二端耦接所述第一充放电节点；
[0017]所述第二充放电电路包括:第二电容，所述第二电容的第一端耦接所述第二充放电节点，所述第二电容的第二端耦接地;第二控制电路，所述第二控制电路的控制端接收所述控制信号，所述第二控制电路的第一端耦接电源，所述第二控制电路的第二端耦接所述第二充放电节点。
[0018]可选地，所述第一控制电路包括第一PMOS管，所述第一PMOS管的栅极接收所述控制信号，所述第一PMOS管的漏极耦接电源，所述第一PMOS管的源极耦接所述第一充放电节点。
[0019]可选地，所述第二控制电路包括第二PMOS管，所述第二PMOS管的栅极接收所述控制信号，所述第二PMOS管的漏极耦接电源，所述第二PMOS管的源极耦接所述第二充放电节点。
[0020]可选地，所述边沿检测电路包括:锁存电路，适于根据所述第一比较结果在翻转时形成的上升沿或下降沿的触发，锁存所述第二比较结果，所述锁存电路的锁存结果指示所述第一电流和第二电流的比较结果。
[0021]可选地，所述边沿检测电路包括:相位检测电路，适于检测所述第一比较结果和第二比较结果的相位关系，所述相位关系指示所述第一电流和第二电流的比较结果。
[0022]为解决上述技术问题，本发明实施例还提供一种基于以上所述的电流比较电路的电流比较方法，所述电流比较方法包括:
[0023]根据所述控制信号，向所述第一充放电节点和第二充放电节点进行充电；
[0024]根据所述控制信号，所述第一充放电电路对所述第一充放电节点放电，所述第二充放电电路对所述第二充放电节点放电；
[0025]检测所述第一比较结果和第二比较结果的翻转在时间上的先后，并根据检测结果得到所述第一电流和第二电流的比较结果。
[0026]为解决上述技术问题，本发明实施例还提供一种存储器，包括:
[0027]参考电流源，接收字线信号，在所述字线信号的控制下输出参考电流；
[0028]读取电路，在所述字线信号和位线选通信号的控制下对第一存储单元进行读取以输出读取电流；
[0029]以上所述的电流比较电路，其中，所述第一电流为所述参考电流，所述第二电流为所述读取电流。
[0030]可选地，所述第一存储单元的选通控制端接收所述字线信号，所述第一存储单元的输出端输出所述读取电流；
[0031]所述读取电路包括:第一NMOS管，所述第一 NMOS管的栅极接收所述位线选通信号，所述第一匪OS管的源极耦接所述第一存储单元的漏极;第二匪OS管，所述第二匪OS管的栅极接收所述位线选通信号，所述第二NMOS管的源极耦接所述第一匪OS管的漏极，所述第二NMOS管的漏极直接或者间接地耦接所述第二充放电节点；
[0032]所述参考电流源包括第二存储单元，所述第二存储单元的选通控制端接收所述字线信号，所述第二存储单元的输出端输出所述参考电流。
[0033]可选地，所述参考电流源还包括:第三匪OS管，所述第三匪OS管的栅极耦接电源，所述第三匪OS管的源极耦接所述第二存储单元的漏极;第四匪OS管，所述第四匪OS管的栅极耦接电压，所述第四NMOS管的源极耦接所述第三NMOS管的漏极，所述第四NMOS管的漏极直接或者间接地耦接所述第一充放电节点。
[0034]可选地，所述读取电路还包括:第一钳位电路，所述第一钳位电路的输入端耦接所述第二NMOS管的漏极，所述第一钳位电路的输出端耦接所述第二充放电节点，适于对所述第一钳位电路的输入端的电压进行钳位；
[0035]所述参考电流源还包括:第二钳位电路，所述第二钳位电路的输入端耦接所述第四匪OS管的漏极，所述第二钳位电路的输出端耦接所述第一充放电节点，适于对所述第二钳位电路的输入端的电压进行钳位；
[0036]所述第一存储单元的源极耦接地，所述第二存储单元的源极耦接地。
[0037]可选地，所述第一钳位电路包括:第五匪OS管，所述第五匪OS管的漏极耦接所述第一钳位电路的输出端;第一反相器，所述第一反相器的输出端親接所述第五NMOS管的栅极，所述第一反相器的输入端耦接所述第五NMOS管的源极和所述第一钳位电路的输入端；
[0038]所述第二钳位电路包括:第六匪OS管，所述第六匪OS管的漏极耦接所述第二钳位电路的输出端;第二反相器，所述第二反相器的输出端耦接所述第六NMOS管的栅极，所述第二反相器的输入端耦接所述第六NMOS管的源极和所述第二钳位电路的输入端。
[0039]可选地，所述第一存储单元和第二存储单元为分栅闪存单元。
[0040]可选地，所述存储器为闪存或EEPROM。
[0041]为解决上述技术问题，本发明实施例还提供一种基于以上所述的存储器的电流比较方法，所述电流比较方法包括:
[0042]通过所述字线信号和位线选通信号，控制所述参考电流源输出所述参考电流，并控制所述读取电路输出所述读取电流；
[0043]根据所述控制信号，向所述第一充放电节点和第二充放电节点进行充电；
[0044]根据所述控制信号，所述第一充放电电路对所述第一充放电节点放电，所述第二充放电电路对所述第二充放电节点放电；
[0045]检测所述第一比较结果和第二比较结果的翻转在时间上的先后，并根据检测结果得到所述参考电流和读取电流的比较结果。
[0046]与现有技术相比，本发明实施例的技术方案具有以下有益效果:
[0047 ]相比于现有技术采用电流镜或者电流电压转换的方法进行比较的方式，本发明实施例的电流比较电路包括第一充放电电路、第一比较器、第二充放电电路、第二比较器以及边沿检测电路，根据被测电流影响所述第一充放电电路和第二充放电电路放电的速度的原理，将电流大小转换成延时，通过比较第一反相器和第二反相器的比较结果的翻转沿在时间上的先后得到被测电流的比较结果。在具体实施中，本实施例的电流比较电路中的电源端口和被测电流端口之间不存在压降，有效地克服了电流比较电路对被测电流的大小有影响的问题，提高了电流比较的精度。
[0048]进一步而言，本发明实施例提供的存储器，包括以上所述的电流比较电路，采用所述电流比较电路对所述存储器中的参考电流和读取电流进行比较，电流比较电路不影响所述参考电流和读取电流，可以提高存储器的读操作精度。
【附图说明】
[0049 ]图1是现有技术的一种电流比较电路的电路图。
[0050 ]图2是现有技术的另一种电流比较电路的电路图。
[0051]图3是现有技术的一种存储器的电路图。
[0052]图4是本发明实施例的一种电流比较电路的示意性结构框图。
[0053]图5是本发明实施例的一种电流比较电路的电路图。
[0054]图6是本发明实施例的一种存储器的示意性结构框图。
[0055]图7是本发明实施例的一种存储器的电路图。
【具体实施方式】
[0056]如【背景技术】部分所述，现有技术的电流比较电路在对被测电流进行电流比较时，不可避免地在电源电压和电流端口之间存在有压降，这使得电流比较电路对被测电流的大小有影响，而影响到电流比较的精度;此外，在存储器中，电流比较电路对被测电流的大小的影响降低了存储器的读操作精度。
[0057]本发明实施例提出一种电流比较电路及电流比较方法，所述电流比较电路根据电流影响充放电电路放电的速度的原理，将电流大小转换成延时，通过比较反相器的比较结果的翻转沿在时间上的先后得到被测电流的比较结果，本实施例的电流比较电路中的电源端口和被测电流端口之间不存在压降，有效地克服了电流比较电路对被测电流的大小有影响的问题，提高电流比较的精度。本发明实施例还进一步地提供一种存储器及电流比较方法，所述存储器包括以上所述的电流比较电路，采用所述电流比较电路对所述存储器中的参考电流和读取电流进行比较，电流比较电路不影响所述参考电流和读取电流，可以提高存储器的读操作精度。
[0058]为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0059]请参照图4，图4是一种本发明实施例电流比较电路的示意性结构框图。
[0060]本实施例提供的一种电流比较电路400，所述电流比较电路400可以包括第一充放电电路401、第一比较器402、第二充放电电路403、第二比较器404以及边沿检测电路。
[0061]其中，所述第一充放电电路401适于在控制信号ConSig的控制下，向第一充放电节点A充电，或者对所述第一充放电节点A放电，放电时的电流为第一电流Il。
[0062]所述第一比较器402的第一输入端接收参考电压VR，所述第一比较器402的第二输入端耦接所述第一充放电节点A，并输出第一比较结果OUTl。
[0063]所述第二充放电电路403适于在所述控制信号ConSig的控制下，向第二充放电节点B充电，或者对所述第二充放电节点B放电，放电时的电流为第二电流12。
[0064]所述第二比较器404的第一输入端接收所述参考电压VR，所述第二比较器404的第二输入端耦接所述第二充放电节点B，并输出第二比较结果0UT2。
[0065]所述边沿检测电路405适于检测所述第一比较结果OUTl和第二比较结果0UT2的翻转沿，并根据所述第一比较结果OUTl和第二比较结果0UT2的翻转沿在时间上的先后得到所述第一电流Il和第二电流12的比较结果OUT。
[0066]其中，所述第一充放电电路401和第二充放电电路403在充电时的电流相等，所述控制信号ConSig控制所述第一充放电电路401和第二充放电电路403进行充电后，所述第一充放电节点A的电压等于所述第二充放电节点B的电压。
[0067]在本发明实施例中，所述被测电流(也即所述第一电流Il和第二电流12)为所述第一充放电电路401和第二充放电电路403提供放电通路，如果所述第一电流11和第二电流12的大小不同，则所述第一充放电电路401和第二充放电电路403放电的速度不同。所述第一比较器402和第二比较器404的第一输入端均接收有所述参考电压VR;当所述第一充放电节点A和第二充放电节点B被充电至适当的电压时，所述第一充放电电路401对所述第一充放电节点A放电，所述第二充放电电路403对所述第二充放电节点B放电，放电速度的不同使得所述第一充放电节点A和第二充放电节点B的电压变化情况不同，当与所述参考电压VR进行比较时，所述第一比较器402与第二比较器404输出的比较结果将在不同的时刻翻转，所述电流比较电路400可以通过所述边沿检测电路405比较两个比较器输出的比较结果的翻转沿来判定所述第一电流Il和第二电流12哪一个更大。
[0068]图5是一种本发明实施例电流比较电路的电路图。本发明实施例电流比较电路400的【具体实施方式】请参照图5。
[0069]在具体实施中，所述第一充放电电路401可以包括第一电容Cl和第一控制电路(图中未标示)。
[0070]其中，所述第一电容Cl的第一端耦接所述第一充放电节点A，所述第一电容Cl的第二端耦接地。
[0071]所述第一控制电路的控制端接收所述控制信号ConSig，所述第一控制电路的第一端耦接电源Vdd，所述第一控制电路的第二端耦接所述第一充放电节点A。
[0072]在具体实施中，所述第二充放电电路403可以包括第二电容C2和第二控制电路(图中未标示)。
[0073]其中，所述第二电容C2的第一端耦接所述第二充放电节点B，所述第二电容C2的第二端耦接地。
[0074]所述第二控制电路的控制端接收所述控制信号ConSig，所述第二控制电路的第一端耦接电源Vdd，所述第二控制电路的第二端耦接所述第二充放电节点B。
[0075]本发明实施例的第一充放电电路401和第二充放电电路403采用容性元件，以实现对所述第一充放电节点A和第二充放电节点B的充电和放电。具体而言，所述第一充放电电路401和第二充放电电路403还可以采用多个电容串、并联或者采用容性阻抗以对应地实现对所述第一充放电节点A和第二充放电节点B的充电和放电，本实施例不进行特殊限制。
[0076]此外，在本发明实施例中，所述第一电容Cl和第二电容C2的电容值相等，使得本发明实施例在电流比较时满足单一变量原则。
[0077]具体地，所述第一控制电路可以包括第一PMOS管Pl，所述第一PMOS管Pl的栅极接收所述控制信号ConSig，所述第一 PMOS管Pl的漏极耦接电源Vdd，所述第一 PMOS管Pl的源极耦接所述第一充放电节点A。
[0078]具体地，所述第二控制电路可以包括第二 PMOS管P2，所述第二 PMOS管P2的栅极接收所述控制信号ConSig，所述第二 PMOS管P2的漏极耦接电源Vdd，所述第二 PMOS管P2的源极耦接所述第二充放电节点B。
[0079]需要说明的是，所述第一控制电路和第二控制电路仅以PMOS管为例，但不应对此进行限制。如本领域技术人员所熟知，控制电路可以采用任何可控开关电路实现，除PMOS管夕卜，还可以采用NMOS管、三极管、以及它们的组合，或者还可以采用如模拟开关等控制器件，在具体的电路设计中，对对应的控制信号ConSig的逻辑进行调整即可，本实施例不一一进行举例。
[0080]在具体实施中，所述边沿检测电路405可以包括锁存电路(图未示)，适于根据所述第一比较结果OUTl在翻转时形成的上升沿或下降沿的触发，锁存所述第二比较结果0UT2，所述锁存电路的锁存结果指示所述第一电流Il和第二电流12的比较结果。
[0081]例如，所述第一比较器402在所述第一充放电节点A下降至低于所述参考电压VR时，其输出的第一比较结果OUTI翻转为高电平;所述第二比较器404在所述第二充放电节点B下降至低于所述参考电压VR时，其输出的第二比较结果0UT2也翻转为高电平。假设所述第一电流Il大于第二电流12，那么，所述第一比较结果OUTl翻转为高电平的时刻将优先于所述第二比较结果0UT2。假设所述锁存电路为上升沿触发，那么，可以将所述第一比较结果OUTl作为所述锁存电路的时钟信号，当所述第一比较结果OUTl翻转为上升沿时，所述锁存电路开始锁存所述第二比较结果0UT2。若所述锁存电路的锁存结果锁存所述第二比较结果0UT2为高电平，那么说明，所述第二比较结果0UT2翻转为高电平的时刻优先于所述第一比较结果OUTl，则所述第二电流12大于所述第一电流II;若所述锁存电路的锁存结果锁存所述第二比较结果0UT2为低电平，那么说明，所述第二比较结果0UT2翻转为高电平的时刻落后于所述第一比较结果OUTl，则所述第二电流12小于所述第一电流II。反之，也可以根据所述第二比较结果0UT2在翻转时形成的上升沿或下降沿的触发，锁存所述第一比较结果OUTlo
[0082]在另一具体实施中，所述边沿检测电路405还可以包括相位检测电路(图未示)，适于检测所述第一比较结果OUTl和第二比较结果0UT2的相位关系，所述相位关系指示所述第一电流Il和第二电流12的比较结果。
[0083]具体地，在所述第一比较结果OUTl和第二比较结果0UT2未翻转时，相位检测电路将测到的二者的相位差为O;当所述相位检测电路检测到二者的相位差不为O时，可以进一步检测所述第一比较结果OUTl和第二比较结果0UT2的相位超前和落后关系，以判定二者哪一个先翻转，则可以进一步地判定所述第一电流Il和第二电流12的比较结果。
[0084]另外需要说明的是，边沿检测电路405的具体实现方式不限于上述两种，还可以是现有技术中其他适当的电路结构，只要能够检测出不同信号的翻转沿在时间上的先后即可。
[0085]本发明实施例还提供了一种基于所述电流比较电路400的电流比较方法，所述电流比较方法可以包括以下步骤:
[0086]根据所述控制信号ConSig，向所述第一充放电节点A和第二充放电节点B进行充电。
[0087]根据所述控制信号ConSig，所述第一充放电电路401对所述第一充放电节点A放电，所述第二充放电电路403对所述第二充放电节点B放电。
[0088]检测所述第一比较结果OUTl和第二比较结果0UT2的翻转在时间上的先后，并根据检测结果得到所述第一电流Il和第二电流12的比较结果。
[0089]针对现有技术的存储器的读精度不高的技术问题，本发明实施例还提供了一种存储器。如图6所绘示的一种本发明实施例存储器的示意性结构框图所示。所述存储器500可以包括参考电流源501、读取电路502以及以上所述的电流比较电路400。
[0090]其中，所述参考电流Iref源501接收字线信号WL，在所述字线信号WL的控制下输出参考电流Iref。
[0091 ]所述读取电路502在所述字线信号WL和位线选通信号VM和VN的控制下对第一存储单元Ml进行读取以输出读取电流Icel I。
[0092]其中，图4所示所述第一电流Il为本实施例的所述参考电流Iref，所述第二电流12为所述读取电流Icell。
[0093]本发明实施例提供的存储器500在采用了所述电流比较电路400后，在电流比较时，不影响所述参考电流Iref和读取电流Icell，可以提高存储器500的读操作精度。
[0094]所述存储器500的【具体实施方式】可以参照图7所绘示的一种本发明实施例存储器的电路图。
[0095]在具体实施中，所述第一存储单元Ml的选通控制端接收所述字线信号WL，所述第一存储单元Ml的输出端输出所述读取电流Ice11。
[0096]所述读取电路502可以包括第一匪OS管NI和第二匪OS管N2;所述第一匪OS管NI的栅极接收所述位线选通信号VN，所述第一匪OS管NI的源极耦接所述第一存储单元Ml的漏极。所述第二匪OS管N2的栅极接收所述位线选通信号VM，所述第二 NMOS管N2的源极耦接所述第一 NMOS管NI的漏极，所述第二 NMOS管N2的漏极直接或者间接地耦接所述第二充放电节点B。
[0097]所述参考电流Iref源501包括第二存储单元M2，所述第二存储单元M2的选通控制端接收所述字线信号WL，所述第二存储单元M2的输出端输出所述参考电流Iref。
[0098]所述参考电流Iref源501还可以包括第三NMOS管N3和第四NMOS管N4。
[0099]其中，所述第三匪OS管N3的栅极耦接电源Vdd，所述第三匪OS管N3的源极耦接所述第二存储单元M2的漏极。所述第四NMOS管N4的栅极耦接电压，所述第四NMOS管N4的源极耦接所述第三NMOS管N3的漏极，所述第四NMOS管N4的漏极直接或者间接地耦接所述第一充放电节点A。
[0100]需要说明的是，图7未绘示出存储器500的位线结构，且仅绘示出分别由位线选通信号VM和VN控制的两个选通管第一NMOS管NI和第二NMOS管N2，在具体实施中，存储器500可以包含多个选通管，并且接收多个位线选通信号，此处不一一赘述。
[0101]具体而言，所述第一存储单元Ml和第二存储单元M2可以为分栅闪存单元。也即，所述第一存储单元Ml和所述第二存储单元M2的选通控制端为所述分栅闪存单元的栅极，所述第一存储单元Ml和所述第二存储单元M2的输出端为所述分栅闪存单元的漏极。
[0102]所述读取电路502还可以包括第一钳位电路(图未示)，所述第一钳位电路的输入端耦接所述第二 NMOS管N2的漏极，所述第一钳位电路的输出端耦接所述第二充放电节点B，适于对所述第一钳位电路的输入端的电压进行钳位。
[0103]所述参考电流Iref源501还可以包括第二钳位电路(图未示)，所述第二钳位电路的输入端耦接所述第四NMOS管N4的漏极，所述第二钳位电路的输出端耦接所述第一充放电节点A，适于对所述第二钳位电路的输入端的电压进行钳位。
[0104]所述第一存储单元Ml的源极耦接地，所述第二存储单元M2的源极耦接地。
[0105]具体而言，所述第一钳位电路包括第五NMOS管N5和第一反相器INVl。
[0106]所述第五匪OS管N5的漏极耦接所述第一钳位电路的输出端;所述第一反相器INVl的输出端耦接所述第五NMOS管N5的栅极，所述第一反相器INVl的输入端耦接所述第五NMOS管N5的源极和所述第一钳位电路的输入端。
[0107]所述第二钳位电路包括第六NMOS管N6和第二反相器INV2。
[0108]所述第六匪OS管N6的漏极耦接所述第二钳位电路的输出端;第二反相器INV2，所述第二反相器INV2的输出端耦接所述第六NMOS管N6的栅极，所述第二反相器INV2的输入端耦接所述第六NMOS管N6的源极和所述第二钳位电路的输入端。
[0109]在具体实施中，所述存储器500可以为闪存或EEPROM。
[0110]本发明实施例还提供了一种基于所述存储器500的电流比较方法，所述电流比较方法可以包括:
[0111]通过所述字线信号WL和位线选通信号VM和VN，控制所述参考电流Iref源501输出所述参考电流Iref，并控制所述读取电路502输出所述读取电流Icell。
[0112]根据所述控制信号ConSig，向所述第一充放电节点A和第二充放电节点B进行充电。
[0113]根据所述控制信号ConSig，所述第一充放电电路401对所述第一充放电节点A放电，所述第二充放电电路403对所述第二充放电节点B放电。
[0114]检测所述第一比较结果OUTl和第二比较结果0UT2的翻转在时间上的先后，并根据检测结果得到所述参考电流Iref和读取电流Icell的比较结果。
[0115]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种电流比较电路，其特征在于，包括: 第一充放电电路，适于在控制信号的控制下，向第一充放电节点充电，或者对所述第一充放电节点放电，放电时的电流为第一电流； 第一比较器，所述第一比较器的第一输入端接收参考电压，所述第一比较器的第二输入端耦接所述第一充放电节点，并输出第一比较结果； 第二充放电电路，适于在所述控制信号的控制下，向第二充放电节点充电，或者对所述第二充放电节点放电，放电时的电流为第二电流； 第二比较器，所述第二比较器的第一输入端接收所述参考电压，所述第二比较器的第二输入端耦接所述第二充放电节点，并输出第二比较结果； 边沿检测电路，适于检测所述第一比较结果和第二比较结果的翻转沿，并根据所述第一比较结果和第二比较结果的翻转沿在时间上的先后得到所述第一电流和第二电流的比较结果； 其中，所述第一充放电电路和第二充放电电路在充电时的电流相等，所述控制信号控制所述第一充放电电路和第二充放电电路进行充电后，所述第一充放电节点的电压等于所述第二充放电节点的电压。2.根据权利要求1所述的电流比较电路，其特征在于，所述第一充放电电路包括: 第一电容，所述第一电容的第一端耦接所述第一充放电节点，所述第一电容的第二端親接地； 第一控制电路，所述第一控制电路的控制端接收所述控制信号，所述第一控制电路的第一端耦接电源，所述第一控制电路的第二端耦接所述第一充放电节点； 所述第二充放电电路包括: 第二电容，所述第二电容的第一端耦接所述第二充放电节点，所述第二电容的第二端親接地； 第二控制电路，所述第二控制电路的控制端接收所述控制信号，所述第二控制电路的第一端耦接电源，所述第二控制电路的第二端耦接所述第二充放电节点。3.根据权利要求2所述的电流比较电路，其特征在于，所述第一控制电路包括第一PMOS管，所述第一 PMOS管的栅极接收所述控制信号，所述第一 PMOS管的漏极耦接电源，所述第一PMOS管的源极耦接所述第一充放电节点。4.根据权利要求2所述的电流比较电路，其特征在于，所述第二控制电路包括第二PMOS管，所述第二 PMOS管的栅极接收所述控制信号，所述第二 PMOS管的漏极耦接电源，所述第二PMOS管的源极耦接所述第二充放电节点。5.根据权利要求1所述的电流比较电路，其特征在于，所述边沿检测电路包括: 锁存电路，适于根据所述第一比较结果在翻转时形成的上升沿或下降沿的触发，锁存所述第二比较结果，所述锁存电路的锁存结果指示所述第一电流和第二电流的比较结果。6.根据权利要求1所述的电流比较电路，其特征在于，所述边沿检测电路包括: 相位检测电路，适于检测所述第一比较结果和第二比较结果的相位关系，所述相位关系指示所述第一电流和第二电流的比较结果。7.—种基于权利要求1至6任一项所述的电流比较电路的电流比较方法，其特征在于，包括: 根据所述控制信号，向所述第一充放电节点和第二充放电节点进行充电； 根据所述控制信号，所述第一充放电电路对所述第一充放电节点放电，所述第二充放电电路对所述第二充放电节点放电； 检测所述第一比较结果和第二比较结果的翻转在时间上的先后，并根据检测结果得到所述第一电流和第二电流的比较结果。8.一种存储器，其特征在于，包括: 参考电流源，接收字线信号，在所述字线信号的控制下输出参考电流； 读取电路，在所述字线信号和位线选通信号的控制下对第一存储单元进行读取以输出读取电流； 如权利要求1至6任一项所述的电流比较电路，其中，所述第一电流为所述参考电流，所述第二电流为所述读取电流。9.根据权利要求8所述的存储器，其特征在于，所述第一存储单元的选通控制端接收所述字线信号，所述第一存储单元的输出端输出所述读取电流； 所述读取电路包括: 第一匪OS管，所述第一匪OS管的栅极接收所述位线选通信号，所述第一NMOS管的源极耦接所述第一存储单元的漏极； 第二匪OS管，所述第二匪OS管的栅极接收所述位线选通信号，所述第二NMOS管的源极耦接所述第一 NMOS管的漏极，所述第二 NMOS管的漏极直接或者间接地耦接所述第二充放电节点； 所述参考电流源包括第二存储单元，所述第二存储单元的选通控制端接收所述字线信号，所述第二存储单元的输出端输出所述参考电流。10.根据权利要求9所述的存储器，其特征在于，所述参考电流源还包括: 第三匪OS管，所述第三匪OS管的栅极耦接电源，所述第三匪OS管的源极耦接所述第二存储单元的漏极； 第四匪OS管，所述第四匪OS管的栅极耦接电压，所述第四匪OS管的源极耦接所述第三NMOS管的漏极，所述第四NMOS管的漏极直接或者间接地耦接所述第一充放电节点。11.根据权利要求10所述的存储器，其特征在于，所述读取电路还包括: 第一钳位电路，所述第一钳位电路的输入端耦接所述第二匪OS管的漏极，所述第一钳位电路的输出端耦接所述第二充放电节点，适于对所述第一钳位电路的输入端的电压进行钳位； 所述参考电流源还包括: 第二钳位电路，所述第二钳位电路的输入端耦接所述第四NMOS管的漏极，所述第二钳位电路的输出端耦接所述第一充放电节点，适于对所述第二钳位电路的输入端的电压进行钳位； 所述第一存储单元的源极親接地，所述第二存储单元的源极親接地。12.根据权利要求11所述的存储器，其特征在于，所述第一钳位电路包括: 第五NMOS管，所述第五NMOS管的漏极耦接所述第一钳位电路的输出端； 第一反相器，所述第一反相器的输出端耦接所述第五匪OS管的栅极，所述第一反相器的输入端耦接所述第五《OS管的源极和所述第一钳位电路的输入端； 所述第二钳位电路包括: 第六NMOS管，所述第六NMOS管的漏极耦接所述第二钳位电路的输出端； 第二反相器，所述第二反相器的输出端耦接所述第六匪OS管的栅极，所述第二反相器的输入端耦接所述第六《OS管的源极和所述第二钳位电路的输入端。13.根据权利要求9至12任一项所述的存储器，其特征在于，所述第一存储单元和第二存储单元为分栅闪存单元。14.根据权利要求8至12任一项所述的存储器，其特征在于，所述存储器为闪存或EEPROM015.—种基于权利要求8至14任一项所述的存储器的电流比较方法，其特征在于，包括: 通过所述字线信号和位线选通信号，控制所述参考电流源输出所述参考电流，并控制所述读取电路输出所述读取电流； 根据所述控制信号，向所述第一充放电节点和第二充放电节点进行充电； 根据所述控制信号，所述第一充放电电路对所述第一充放电节点放电，所述第二充放电电路对所述第二充放电节点放电； 检测所述第一比较结果和第二比较结果的翻转在时间上的先后，并根据检测结果得到所述参考电流和读取电流的比较结果。
【文档编号】G11C16/26GK106098098SQ201610459533
【公开日】2016年11月9日
【申请日】2016年6月22日
【发明人】杨光军
【申请人】上海华虹宏力半导体制造有限公司