非挥发性存储器的制造方法
【专利摘要】本发明公开一种非挥发性存储器的制造方法。在基底上依序形成复合层、第一导体层及第一顶盖层。在基底中形成沿第一方向延伸的多个元件隔离结构，上述元件隔离结构的表面位于第一顶盖层与基底之间。对第一顶盖层、第一导体层、复合层以及基底进行图案化，以于基底中形成沿第二方向延伸的多个沟槽，其中第一方向与第二方向交错。在沟槽中形成绝缘层及第二导体层，其中绝缘层环绕而包覆第二导体层。移除第一顶盖层，并在暴露出的绝缘层的两侧分别形成第二顶盖层。以第二顶盖层为掩模，图案化第一导体层以及复合层，以使第一导体层形成为控制栅极。
【专利说明】
非挥发性存储器的制造方法
技术领域
[0001]本发明涉及一种存储器元件的制造方法，且特别是涉及一种非挥发性存储器的制造方法。
【背景技术】
[0002]随着电子信息产业的高度发展，存储器元件的制作为现今半导体产业的重要技术之一。在各种存储器相关产品中，非挥发性存储器因具有可进行多次数据的存入、读取或抹除等动作，且存入的数据在断电后也不会消失的优点，已成为个人电脑和电子设备所广泛采用的一种存储器元件。
[0003]典型的非挥发性存储器元件可具有堆叠式的栅极(Stacked-Gate)结构，其中包括以掺杂多晶娃制作的浮置栅极(Floating Gate)与控制栅极(ControlGate)。浮置栅极位于控制栅极和基底之间，未与任何电路连接，而控制栅极则与字符线(Word Line)相接，此外还包括穿隧氧化层(Tunneling Oxide)和栅间介电层(Inter-Gate DielectricLayer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。
[0004]近年来，在存储器元件的制造技术中，已出现采用包含氮化硅的电荷陷入层取代传统的多晶硅浮置栅极的设计。此种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成一种包含氧化娃/氮化娃/氧化娃(oxide-nitride-oxide，简称0N0)层所构成的堆叠式结构(stacked structure)，具有此种栅极结构的元件可称为娃/氧化娃/氮化娃/氧化娃/娃(silicon-oxide-nitride-oxide-silicon，简称 S0N0S)存储器元件。
[0005]随着科技的日新月异，半导体相关元件的集成度不断提高，因而各种存储器元件尺寸也必须进一步缩减，以使操作速度加快。但是，当欲缩减存储器元件尺寸时，会产生严重的短通道效应(short channel effect)、稳定性劣化等问题。为了进一步提升元件的可靠性与稳定性，需要提供能够改善上述问题的技术方案。
【发明内容】
[0006]本发明的目的在于提供一种非挥发性存储器的制造方法，其能够避免短通道效应的产生，且可进一步提升存储器元件的可靠性与稳定性。
[0007]为达上述目的，本发明所提供的非挥发性存储器的制造方法包括:在基底上依序形成复合层、第一导体层及第一顶盖层；对第一顶盖层、第一导体层、复合层以及基底进行图案化，以于基底中形成多个浅沟槽，上述浅沟槽沿第一方向延伸；在上述浅沟槽中分别形成元件隔离结构，上述元件隔离结构的表面位于第一顶盖层与基底之间；对第一顶盖层、第一导体层、复合层以及基底进行图案化，以于基底中形成多个沟槽，上述沟槽沿第二方向延伸，其中第一方向与第二方向交错；在上述沟槽中形成绝缘层及第二导体层，其中绝缘层环绕而包覆第二导体层；移除第一顶盖层，并在暴露出的绝缘层的两侧分别形成第二顶盖层；以及以第二顶盖层为掩模，图案化第一导体层以及复合层，以使第一导体层形成为控制栅极。
[0008]在本发明的一实施例中，上述于沟槽中形成绝缘层及第二导体层的步骤包括:在上述沟槽内壁上形成第一绝缘材料层；形成填满上述沟槽的第二导体材料层；至少移除上述沟槽中的第二导体材料层的一部分；以及形成第二绝缘材料层，以覆盖上述第二导体材料层。
[0009]在本发明的一实施例中，上述于暴露出的绝缘层的两侧分别形成第二顶盖层的步骤包括:在绝缘层及第一导体层上形成顶盖材料层；移除顶盖材料层的一部分。
[0010]在本发明的一实施例中，上述方法还包括对基板进行掺杂制作工艺，以形成源极区以及漏极区。
[0011]在本发明的一实施例中，形成上述元件隔离结构的步骤包括:在各个浅沟槽中形成绝缘材料层；对上述绝缘材料层进行平坦化；以及移除一部分的绝缘材料层。
[0012]在本发明的一实施例中，上述复合层包括氧化硅/氮化硅/氧化硅。
[0013]在本发明的一实施例中，上述第一导体层及上述第二导体层的材质包括掺杂多晶娃。
[0014]在本发明的一实施例中，上述第一顶盖层的材质包括氮化硅。
[0015]在本发明的一实施例中，上述第二顶盖层的材质包括氮化硅。
[0016]在本发明的一实施例中，上述绝缘层的材质包括氧化硅。
[0017]基于上述，通过本发明所提供的非挥发性存储器的制造方法，能够避免存储器元件产生短通道效应，且可进一步提升半导体元件的可靠性与稳定性。此外，在本发明所提供的制造方法中，通过采用自对准制作工艺(self-aligned process)等而能进一步简化制造步骤，从而更有效率地进行非挥发性存储器元件的制造。
[0018]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
【附图说明】
[0019]图1A至图1G为本发明的实施例所绘示的非挥发性存储器的制造方法的流程剖面示意图；
[0020]图2A至图2F为本发明的实施例所绘示的非挥发性存储器的制造方法的流程的另一剖面示意图。
[0021]符号说明
[0022]100:基底
[0023]102:复合层
[0024]102a:电荷存储结构
[0025]104:第一导体层
[0026]104a:控制栅极
[0027]106:第一顶盖层
[0028]108:沟槽
[0029]110、200:绝缘层
[0030]IlOa:第一绝缘材料层
[0031]IlOb:第二绝缘材料层
[0032]112:第二导体层
[0033]112a:第二导体材料层
[0034]114:第二顶盖层
[0035]114a:顶盖材料层
[0036]116:源极区
[0037]118:漏极区
【具体实施方式】
[0038]图1A至图1G为依照本发明的实施例所绘示的非挥发性存储器的制造方法的流程剖面示意图。应注意，图1A至图1G所示的剖面为与存储单元的位线(bit-line)方向平行(或垂直于存储单元的字符线(word line)方向)；图2A至图2F所示的剖面为与存储单元的字符线方向平行(或垂直于存储单元的位线方向)。
[0039]首先，请参照图1A及图2A，在基底100上依序形成复合层102、第一导体层104及第一顶盖层106。基底100例如是硅基底。
[0040]复合层102例如是由底介电层、电荷陷入层与顶介电层所构成的。底介电层的材质例如是氧化硅，其形成方法例如是热氧化法。电荷陷入层的材质例如是氮化硅，其形成方法例如是化学气相沉积法。顶介电层的材质例如是氧化硅，其形成方法例如是化学气相沉积法。当然，底介电层及顶介电层也可以是其他类似的材质。电荷陷入层的材质并不限于氮化硅，也可以是其他能够使电荷陷入于其中的材质，例如钽氧化层、钛酸锶层、铪氧化层或掺杂多晶硅等。在本实施例中，复合层102的材质例如是氧化硅/氮化硅/氧化硅复合层。
[0041]第一导体层104的材质例如是掺杂多晶硅，其形成方法例如是利用化学气相沉积法先形成一层未掺杂多晶硅层后，再进行离子注入步骤以形成之，当然也可以采用临场注入掺杂的方式而以化学气相沉积法形成。
[0042]第一顶盖层106的材质例如是氮化硅，其形成方法例如是化学气相沉积法。
[0043]接着，对第一顶盖层106、第一导体层104、复合层102以及基底100进行图案化，以于基底100中形成多个浅沟槽，且此些浅沟槽沿第一方向(即，与欲形成的存储单元的位线方向平行的方向)延伸，然后在各个浅沟槽中形成绝缘层200，从而获得如图2A所示的结构。绝缘层200的材质例如是氧化硅。上述绝缘层200的形成方法例如是先利用化学气相沉积法在各个浅沟槽中形成绝缘材料层，接着，通过化学机械研磨对绝缘材料层进行平坦化后，进行回蚀刻以移除一部分的绝缘材料层，而形成绝缘层200，其中，绝缘层200的表面位于第一顶盖层106与基底100之间，且绝缘层200是作为元件隔离结构。
[0044]接下来，请参照图1B及图2B，利用掩模(未图不)对第一顶盖层106、第一导体层104、复合层102以及基底100进行图案化，以于基底100中形成多个沟槽108，此些沟槽108沿第二方向(即，与欲形成的存储单元的字符线方向平行的方向，其与前述第一方向交错)延伸。此些沟槽108的底部为位在基底100内，且自第一顶盖层106的表面起算，上述沟槽108的深度例如是10nm?500nm，且沟槽108的底部与未经图案化的基底100的表面的距离例如是1nm?lOOnm，但并不限于此。所属技术领域中具通常知识者应理解，通过移除了一部分的基底100而使沟槽108的底部位在基底100内，可获得较长的通道长度(channellength)，从而避免短通道效应的发生。
[0045]之后，请参照图1C及图2C，先在沟槽108内壁上形成共形的第一绝缘材料层110a，接下来，再在第一绝缘材料层IlOa上形成填满沟槽108中的剩余部分的第二导体材料层112a。第一绝缘材料层IlOa的材质例如是氧化硅。第二导体材料层112a的材质例如是掺杂多晶硅。第一绝缘材料层IlOa的形成方法例如是化学气相沉积法，而上述第二导体材料层112a的形成方法例如是利用化学气相沉积法搭配离子注入步骤来形成，亦可通过临场注入掺杂的方式搭配化学气相沉积法来形成。
[0046]然后，请参照图1D及图2D，至少移除沟槽108中的第二导体材料层112a的一部分，再形成第二绝缘材料层110b。第二绝缘材料层IlOb覆盖第二导体材料层112a表面。由此，可在沟槽108中形成绝缘层110及第二导体层112，且由第一绝缘材料层IlOa以及第二绝缘材料层IlOb构成的绝缘层110环绕并包覆第二导体层112。
[0047]上述第二导体层112的材质例如是掺杂多晶硅。此外，上述至少移除沟槽中的第二导体材料层112a的一部分，再形成第二绝缘材料层IlOb的方法例如是先通过化学机械研磨进行平坦化后，进行回蚀刻(etch back)以移除至少一部分的第二导体材料层112a，然后再通过化学气相沉积法沉积第二绝缘材料层110b，最后再进行一次化学机械研磨。此夕卜，上述第二绝缘材料层IlOb的材质可与第一绝缘材料层IlOa相同，例如是氧化硅。
[0048]接下来，请参照图1E及图2E，移除第一顶盖层106。移除第一顶盖层106的方法例如是利用如磷酸(H3PO4)等蚀刻液而以湿式蚀刻的方式进行移除。然后，在第一顶盖层106移除后所暴露出的绝缘层110及第一导体层104上形成顶盖材料层114a。上述顶盖材料层114a的材质例如是氮化硅。形成顶盖材料层114a的方法例如是化学气相沉积法。
[0049]请参照图1F及图2F，移除顶盖材料层114a的一部分，而于暴露出的绝缘层110的两侧分别形成第二顶盖层114。移除顶盖材料层114a的一部分的方法例如是各向异性蚀刻法。
[0050]最后，请参照图1G，以第二顶盖层114为掩模，图案化第一导体层104以及复合层102，而图案化使用各向异性蚀刻制作工艺，以使第一导体层104形成为控制栅极104a。经上述图案化的复合层102例如是作为电荷存储结构102a，第二导体层112例如是作为字符线栅(word line gate)。此外，可更进一步对基板100进行掺杂制作工艺，以形成源极区116以及漏极区118，其116也可为漏极区而118为源极区。
[0051]综上所述，本发明所提供的非挥发性存储器的制造方法能够避免存储器元件产生短通道效应，且可进一步提升半导体元件的可靠性与稳定性。具体来说，在本发明所提供的制造方法中，
[0052]透过移除一部分基底而形成深度较深的沟槽，而可获得具有较长通道长度的元件，从而能够避免短通道效应的发生；此外，通过采用镶嵌式制作工艺(damasceneprocess)以及自对准制作工艺(self-aligned process)等而能进一步简化以往必须使用光掩模的制作工艺步骤，从而能够更有效率地进行如单一存储胞二元(2bit/cell) SONOS存储器等元件的制造。
[0053]虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
【主权项】
1.一种非挥发性存储器的制造方法，包括: 在一基底上依序形成一复合层、一第一导体层及一第一顶盖层； 对该第一顶盖层、该第一导体层、该复合层以及该基底进行图案化，以于该基底中形成多个浅沟槽，该些浅沟槽沿一第一方向延伸； 在该些浅沟槽中分别形成一元件隔离结构，该元件隔离结构的表面位于该顶盖层与该基底之间； 对该第一顶盖层、该第一导体层、该复合层以及该基底进行图案化，以于该基底中形成多个沟槽，该些沟槽沿一第二方向延伸，其中该第一方向与该第二方向交错； 在该些沟槽中形成一绝缘层及一第二导体层，其中该绝缘层环绕而包覆该第二导体层； 移除该第一顶盖层，并在暴露出的该绝缘层的两侧分别形成一第二顶盖层；以及以该第二顶盖层为掩模，图案化该第一导体层以及该复合层，以使该第一导体层形成为控制栅极。2.如权利要求1所述的非挥发性存储器的制造方法，其中在该些沟槽中形成该绝缘层及该第二导体层的步骤包括: 在该些沟槽内壁上形成一第一绝缘材料层； 形成填满该些沟槽的一第二导体材料层； 至少移除该些沟槽中的该第二导体材料层的一部分；以及 形成一第二绝缘材料层，以覆盖该第二导体材料层。3.如权利要求1所述的非挥发性存储器的制造方法，其中，在暴露出的该绝缘层的两侧分别形成该第二顶盖层的步骤包括: 在该绝缘层及该第一导体层上形成一顶盖材料层；以及 移除该顶盖材料层的一部分。4.如权利要求1所述的非挥发性存储器的制造方法，还包括:对该基板进行一掺杂制作工艺，以形成源极区以及漏极区。5.如权利要求1所述的非挥发性存储器的制造方法，其中形成该元件隔离结构的步骤包括: 在各该浅沟槽中形成一绝缘材料层； 对该绝缘材料层进行平坦化；以及 移除一部分的该绝缘材料层。6.如权利要求1所述的非挥发性存储器的制造方法，其中该复合层的材质包括氧化硅/氮化硅/氧化硅。7.如权利要求1所述的非挥发性存储器的制造方法，其中该第一导体层及该第二导体层的材质包括掺杂多晶娃。8.如权利要求1所述的非挥发性存储器的制造方法，其中，该第一顶盖层的材质包括氮化娃。9.如权利要求1所述的非挥发性存储器的制造方法，其中，该第二顶盖层的材质包括氮化娃。10.如权利要求1所述的非挥发性存储器的制造方法，其中，该绝缘层的材质包括氧化 bO ΠΓΗ
【文档编号】H01L21/336GK105870066SQ201510031596
【公开日】2016年8月17日
【申请日】2015年1月22日
【发明人】张明丰, 廖宏魁
【申请人】力晶科技股份有限公司