专利名称：一种非挥发性阻抗存储器及其制造方法
技术领域：
本发明涉及非挥发性阻抗存储器，尤其涉及一种非挥发性阻抗存储器及其 制造方法。
背景技术：
非挥发性阻抗存储器(Resistance RAM;简称RRAM)的核心部分是具有两 种电阻状态的双阻金属氧化层(binary resistive metal oxide layer),双 阻金属氧化层包括无定形的氧化铜和氧化鴒等，对该双阻金属氧化层施压电压 脉冲后，其电阻值会发生突变并成为低阻值；反之，若从另一个方向施加电压 脉冲则会使该二元电阻金属氧化物转变成高阻值，RRAM即运用双阻金属氧化层 阻值高低的两种状态来储存数据的。RRAM具有存取速度快、存储密度高和存取 次数多等诸多优点，英飞凌、夏普、三星、富士通等多家公司均已投入到RRAM 的研发和产业化应用的行列中。
参见图1，其显示现有技术中的RRAM，如图所示RRAM由上电极IO、下电极 11和夹设在上下电极间的双阻金属氧化层12组成，该上下电极IO、 ll分别制 作在专用的上下电极绝缘介质层13、 14中，并不能与半导体器件的制作工艺相 兼容，故导致其制作效率较低。现有技术中制作如图l所示的RRAM包括以下步 骤(1)制作下电极绝缘介质层14; ( 2 )在下电极绝缘介质层14上进行光刻 和刻蚀工艺以形成用于容纳下电极11的下电极容置凹槽；(3)接着填充下电 极容置凹槽并通过化学机械抛光形成下电极11; ( 4 )通过热氧化或其他氧化工 艺在下电极上制作双阻金属氧化层12; (5)之后制作上电极绝缘介质层13; (6 )在上电极绝缘介质层13上进行光刻和刻蚀工艺以形成容纳上电极10的上 电极容置凹槽，在完成刻蚀工艺后，还通过灰化工艺去除光刻胶；(7)接着填 充上电极容置凹槽并通过化学机械抛光形成上电极10。但是通过上述工艺制作 的RRAM存在质量问题(例如其改变数据的电压脉冲值会偏离其正常值)，究其原因，发现在步骤(6)中通过灰化(ashing)工艺去除光刻胶时，灰化工艺所 用的氧等离子体会影响双阻金属氧化层的质量，例如会影响其厚度或在其上产 生损伤。
因此，如何提供一种非挥发性阻抗存储器及其制造方法以制造出高质量的 非挥发性阻抗存储器，且提高其与半导体器件制造工艺的兼容性，并提高其制 造效率、降低制造成本及简化制造过程，已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种非挥发性阻抗存储器及其制造方法，通过所述 存储器及其制造方法可提高非挥发性阻抗存储器的质量，同时提高其与半导体 器件制程的兼容性，并提高其制造效率和降低制造成本。
本发明的目的是这样实现的 一种非挥发性阻抗存储器，其设置在半导体 器件的金属前介质层与第一金属层间或上下层金属层间，该存储器包括上下电 极和夹设在上下电极间的双阻金属氧化层，该下电极为设置在金属前介质层中 的金属插塞或设置在下层金属层中的金属导线，该第一金属层或上层金属层中 具有上电极引出导线，该上电极与该上电极引出导线相连。
在上述的非挥发性阻抗存储器中，该金属插塞为鵠插塞或铜导线。
在上述的非挥发性阻抗存储器中，该双阻金属氧化层形成在该鴒插塞或铜 导线上，其为无定形的氧化鴒或氧化铜。
在上述的非挥发性阻抗存储器中，该上电极为氮化钛电极或氮化钽电极， 其厚度范围为200至500埃。 .
在上述的非挥发性阻抗存储器中，该上下层金属层间以及该金属前介质层 与该第 一金属层间均通过隔离介质层隔离。
在上述的非挥发性阻抗存储器中，该隔离介质层为氮化硅，其厚度范围为 200至5Q0埃。
在上述的非挥发性阻抗存储器中，该隔离介质层具有上电极容置凹槽和双 阻金属氧化层容置凹槽，该上电极和双阻金属氧化层分别设置在上电极容置凹 槽和双阻金属氧化层容置凹槽中。
在上述的非挥发性阻抗存储器中，该隔离介质层底部具有上电极容置凹槽，
6该上电极设置在上电极容置凹槽中，该双阻金属氧化层位于该隔离介质层下且 设置在该下电极上。
在上述的非挥发性阻抗存储器中，该半导体器件的金属前介质层中设置有 与半导体器件相连的金属插塞，该半导体器件的第一金属层设置有与该金属插
塞相连的第一层互联导线。
在上述的非挥发性阻抗存储器中，该下层金属层中设置有与半导体器件相 连的下层互联导线，该上层金属层中设置有与下层互联导线相连的上层互联导 线。
本发明还提供了 一种上述的非挥发性阻抗存储器的制造方法，该方法包括
以下步骤al、在金属前介质层或下层金属层上沉积隔离介质层；bl、在隔离 介质层上沉积硬掩模层；cl、涂布光刻胶并光刻出双阻金属氧化层图形；dl、 进行刻蚀工艺以在硬掩模层上形成双阻金属氧化层图形；el、去除光刻胶并在 硬掩模层的遮蔽下进行刻蚀工艺以在隔离介质层上形成双阻金属氧化层容置凹 槽；fl、制作部分或全部设置在该双阻金属氧化层容置凹槽中的双阻金属氧化 层；gl、沉积上电极金属层并进行光刻和刻蚀工艺形成上电极。
在上述的非挥发性阻抗存储器的制造方法中，在步骤fl中，通过热氧化工 艺、化学气相沉积工艺、物理气相沉积或氧等离子体氧化工艺制作双阻金属氧 化层，其中，该热氧化工艺的氧化温度范围为150至400摄氏度。
在上述的非挥发性阻抗存储器的制造方法中，该制造方法还包括以下步骤 hl、沉积由上下层叠的氮氧化硅、氟硅玻璃和氮化硅构成的金属间介质层；il、 通过光刻和刻蚀工艺以在氮氧化硅和氟硅玻璃上形成上电极引出导线槽和半导 体器件的互联导线槽；jl、进行刻蚀工艺去除氮化硅以露出该非挥发性阻抗存 储器的上电极和半导体器件的金属插塞或下层互联导线；kl、通过铜导线镶嵌 工艺和化学机械抛光工艺形成上电极引出导线和第一层或上层互联导线。
本发明又提供了 一种上述的非挥发性阻抗存储器的制造方法，其特征在于， 该方法包括以下步骤a2、在金属前介质层或下层金属层上沉积隔离介质层； b2、在隔离介质层上沉积硬掩模层；c2、涂布光刻胶并光刻出双阻金属氧化层 图形；d2、进行刻蚀工艺以在硬掩模层上形成双阻金属氧化层图形；e2、进行 离子注入工艺以在下电极上形成双阻金属氧化层；f2、去除光刻胶并在硬掩模层的遮蔽下进行刻蚀工艺以在隔离介质层上形成上电极容置凹槽；g2、沉积上 电极金属层并进行光刻和刻蚀工艺形成上电极。
在上述的非挥发性阻抗存储器的制造方法中，该制造方法还包括以下步骤 h2、沉积由上下层叠的氮氧化硅、氟硅玻璃和氮化硅构成的金属间介质层；i2、 进行光刻和刻蚀工艺以在氮氧化硅和氟硅玻璃上形成上电极引出导线槽和半导 体器件的互联导线槽；j2、进行刻蚀工艺去除氮化硅以露出该非挥发性阻抗存 储器的上电极和半导体器件的金属插塞或下层互联导线；k2、通过铜导线镶嵌 工艺和化学机械抛光工艺形成上电极引出导线和第一层或上层互联导线。
在上述的非挥发性阻抗存储器的制造方法中，该隔离介质层和该硬掩模层 分别为氮化硅和氧化硅，其厚度范围均为200至500埃，并均通过化学气相沉 积工艺生成。
与现有技术中双阻金属氧化层或下电极会暴露在灰化工艺的氧等离子体 中，从而使双阻金属氧化层成分或厚度难以控制进而造成非挥发性阻抗存储器 质量的退化相比，本发明的非挥发性阻抗存储器制造方法采用了硬掩模层，从 而避免了光刻胶灰化工艺中氧等离子体对双阻金属氧化层的不良影响，如此可 提高非挥发性阻抗存储器的质量。
与现有技术中非挥发性阻抗存储器制程与半导体器件制程不兼容相比，本 发明的下电极为设置在金属前介质层中的金属插塞或设置在下层金属层中的金 属导线，该上电极与第一金属层或上层金属层中的上电极引出导线相连，另外 上电极引出导线相连可与半导体器件的互联导线同时制造，从而提高了非挥发 性阻抗存储器的制造效率及其与半导体器件的兼容性，降低了其制造成本，筒 化了制造过程。
本发明的非挥发性阻抗存储器及其制造方法由以下的实施例及附图给出。
图l为现有技术的非挥发性阻抗存储器的剖视图2为本发明的非挥发性阻抗存储器的第一实施例的剖视图3为本发明的非挥发性阻抗存储器的第二实施例的剖视图4为本发明的非挥发性阻抗存储器的第三实施例的剖视图；图5为本发明的非挥发性阻抗存储器的第四实施例的剖视图6为本发明的非挥发性阻抗存储器制造方法第一实施例的流程图7和图8分别为进行图6中步骤S60前后半导体器件的剖视图9至图18分别为完成图6中步骤S61至S70后半导体器件的剖视图19为本发明的非挥发性阻抗存储器制造方法的第二实施例的流程图20和图21分别为完成图19中步骤S84和S85后半导体器件的剖视图。
具体实施例方式
以下将对本发明的非挥发性阻抗存储器及其制造方法作进一步的详细描述。
参见图2,其显示了本发明的非挥发性阻抗存储器(RRAM)的第一实施例的结构，如图所示，所述RRAM设置在半导体器件的金属前介质层30与第一金属层31间，其包括上电极20、下电极21和夹设在两者间的双阻金属氧化层22，所述下电极21为设置在金属前介质层30中的金属插塞，所述上电极20与第一金属层31中的上电极引出导线310相连，所述金属前介质层30中还设置有与半导体器件相连的金属插塞300，所述半导体器件的第一金属层31设置有与所述金属插塞300相连的上层互联导线311。在本实施例中，上电极为厚度范围为200至500埃的氮化钛电极，金属插塞均为鴒插塞，相应地所述双阻金属氧化层41为无定形的氧化鴒。
参见图3，其显示了本发明的非挥发性阻抗存储器的第二实施例的结构，如图所示，所述RRAM设置在半导体器件的下层金属层50和上层金属层51间，其包括上电极40、下电极41和夹设在两者间的双阻金属氧化层42,所述下电极41为设置在下层金属层50中的金属导线，所述上电极40与上层金属层51中的上电极引出导线510相连，所述下层金属层50中还设置有与半导体器件相连的下层互联导线500，所述上层金属层51中设置有与下层互联导线500相连的上层互联导线511。在本实施例中，所述下层金属层50为第一层金属，所述上层金属层51为第二金属层，所述上电极40为厚度范围为200至500埃的氮化钽电极，所述金属导线为铜导线，相应地所述双阻金属氧化层41为属于无定形氧化铜的氧化亚铜。
9图2中的金属前介质层30与所述第一金属层31间以及图3中的所述下层金属层50与上层金属层51间均通过层间介质层32隔离，所述层间介质层32通常为氮化硅，参照后续叙述可知，其并非通过一个沉积步骤一次形成。
在本发明的第一和第二实施例中，所述层间介质层32中具有上电极容置凹槽和双阻金属氧化层容置凹槽(未图示)，所述上电极容置凹槽和双阻金属氧化层容置凹槽均为柱状槽，所述上电极20、 40和双阻金属氧化层22、 42分别设置在上电极容置凹槽和双阻金属氧化层容置凹槽中，且其均为柱体。
参见图4，其显示了本发明的非挥发性阻抗存储器的第三实施例的结构，本实施例中与第二实施例的不同之处在于，层间介质层32仅具有上电极容置凹槽(未图示)，上电极40设置在所述上电极容置凹槽中，双阻金属氧化层42位于所述隔离介质层32下且设置在所述下电极41上。
参见图5,其显示了本发明的非挥发性阻抗存储器的第四实施例的结构，本实施例中与第二实施例的不同之处在于，本实施例中的上电极40和双阻金属氧化层42分别为T形柱体和U形柱体，所述上电极容置凹槽和双阻金属氧化层容置凹槽分别为与该T形柱体和U形柱体相匹配的凹槽。
另需说明的是，本发明的非挥发性阻抗存储器的第一实施例中中的双阻金属氧化层22和第二实施例中的双阻金属氧化层42均通过热氧化工艺或氧等离子体氧化工艺制成，第三实施例中的双阻金属氧化层42通过离子注入工艺制成，本发明的非挥发性阻抗存储器的第四实施例中的双阻金属氧化层42通过物理气相沉积工艺或化学气相沉积工艺制成。
图2至图5所示的本发明的非挥发性阻抗存储器的第一至第四实施例均将RRAM集成在了半导体器件的互联金属层中，如此，RRAM不仅可使用半导体器件的互联金属层间的介质来充当其电极介质，还可直接使用诸如金属插塞和金属导线来充当其下电极，如此将会大大降低RRAM的成本；另外上电极引出导线310可与上层互联导线311同时制作，上电极引出导线510可与上层互联导线511同时制作，如此可进一步提高RRAM与半导体器件制造过程的兼容性；再者上电极的厚度范围仅为200至500埃，如此非挥发性阻抗存储器可方便的集成在半导体器件的互联金属层中；再者可自由选择上电极的材料，方便通过选择更佳的上电极材料来优化RRAM的性能。以下将详述本发明的非挥发性阻抗存储器的制造方法的第一和第二实施
例，所述RRAM制造方法的第一和第二实施例均以RRAM制造在第一金属层上为例进行说明，在本发明的RRAM制造方法的其他实施例中，所述RRAM制造在金属前介质层上。
参见图6，本发明的非挥发性阻抗存储器的制造方法的第一实施例首先进行步骤S60，在第一金属层上沉积隔离介质层。在本实施例中，所述隔离介质层为氮化硅。
参见图7和图8，其分别显示了进行步骤S60前后的半导体器件的剖视图，如图所示，所述下电极41为第一金属层50中的金属导线，隔离介质层60沉积在所述第一金属层50上，其厚度范围为200至500埃。所述第一金属层50中还设置有与半导体器件相连的下层互联导线500。
接着继续步骤S61,在隔离介质层上沉积硬掩模层。在本实施例中，所述硬掩模层为通过化学气相沉积工艺生成的氧化硅。
参见图9,结合参见图7至图8，图9显示了完成步骤S61后的半导体器件的剖视图，如图所示，所述硬掩模层61沉积在隔离介质层60上，其厚度范围为200至500埃。
接着继续步骤S62,涂布光刻胶并光刻出双阻金属氧化层图形。
参见图10，结合参见图7至图9，图10显示了完成步骤S62后的半导体器件的剖视图，如图所示，光刻胶62沉积在所述硬掩模层61上，光刻胶62上承载有双阻金属氧化层图形420。
接着继续步骤S63，进行刻蚀工艺以在硬掩模层上形成双阻金属氧化层图形。
参见图11，结合参见图7至图10,图11显示了完成步骤S63后的半导体器件的剖视图，如图所示，光刻胶62和硬掩模层61上均具有双阻金属氧化层图形420。
接着继续步骤S64,去除光刻胶并在硬掩模层的遮蔽下进行刻蚀工艺以在隔离介质层上形成双阻金属氧化层容置凹槽，在此使用硬掩模在隔离介质层上刻蚀形成双阻金属氧化层容置凹槽，是为了避免了使用光刻胶做掩模进行刻蚀后，还需要通过灰化工艺来去除光刻胶，灰化工艺所使用的氧等离子体会在下电极
ii表面形成无法控制其性能的二元电阻金属氧化物，从而影响后续步骤在下电极上所制作的双阻金属氧化层的质量。
参见图12,结合参见图7至图11，图12显示了完成步骤S64后的半导体器件的剖视图，如图所示，硬掩模层61因步骤S64中的刻蚀工艺而被全部去除，隔离介质层60上形成了双阻金属氧化层容置凹槽421。
接着继续步骤S65,在双阻金属氧化层容置凹槽中制作双阻金属氧化层，在此可通过热氧化工艺、化学气相沉积工艺或氧等离子体氧化工艺在下电极上及双阻金属氧化层容置凹槽中形成双阻金属氧化层。在本实施例中，双阻金属氧化层为氧化亚铜，其通过热氧化工艺制作，所述热氧化工艺的氧化温度范围为150至300摄氏度。
参见图13,结合参见图7至图12,图13显示了完成步骤S65后的半导体器件的剖视图，如图所示，双阻金属氧化层42完全设置在双阻金属氧化层凹槽421中。
接着继续步骤S66，沉积上电极金属层并进行光刻和刻蚀工艺形成上电极。在本实施例中，通过物理气相沉积工艺沉积所述上电极金属层，通过干法刻蚀工艺刻蚀形成上电极，所述上电极金属层为厚度范围为200至500埃的氮化钽层，所述上电极为氮化钽电极。
参见图14,结合参见图7至图13,图14显示了完成步骤S66后的半导体器件的剖视图，如图所示，上电极40覆盖在双阻金属氧化层42上，且其横截面积大于双阻金属氧化层42的横截面。
接着继续步骤S67，沉积由上下层叠的氮氧化硅层、氟硅玻璃层和氮化硅层
构成的层间介质层。
参见图15，结合参见图7至图14，图15显示了完成步骤S67后的半导体器件的剖视图，如图所示，层间介质层63由氮氧化硅层630、氟硅玻璃层631和氮化硅层632上下层叠而成，层间介质层63覆盖在隔离介质层60和上电极40上。
接着继续步骤S68,通过光刻和刻蚀工艺以在氮氧化硅和氟硅玻璃上形成上电极引出导线槽和半导体器件的互联导线槽。
参见图16，结合参见图7至图15，图16显示了完成步骤S68后的半导体器件的剖视图，如图所示，氮氧化硅层630和氟硅玻璃层631上具有上电极引出导线槽64和半导体器件的互联导线槽65,所述上电极引出导线槽64和互联导线槽65均为双镶嵌工艺所需的双镶嵌槽。
接着继续步骤S69,进行刻蚀工艺去除氮化硅以露出所述非挥发性阻抗存储器的上电极和半导体器件的下层互联导线，与此同时，层间介质层的氮氧化硅层也被部分或全部去除。
参见图17，结合参见图7至图16，图17显示了完成步骤S69后的半导体器件的剖视图，如图所示，层间介质层63的氮氧化硅层630被全部去除，所述上电极引出导线槽64和半导体器件的互联导线槽65被加深且分别通至上电极40和下层互联导线500。
接着继续步骤S70,通过铜导线镶嵌工艺和化学机械抛光工艺形成上电极引
出导线和半导体器件上层互联导线。
参见图18,结合参见图7至图17,图18显示了完成步骤S70后的半导体器件的剖视图，如图所示，上电极引出导线510和上层互联导线511分别设置在上电极引出导线槽和互联导线槽(未图示)中，且分别与上电极40和下层互联导线500相连。
参见图19,本发明的非挥发性阻抗存储器的制造方法的第二实施例首先进行步骤S80,在第一金属层上沉积隔离介质层。在本实施例中，所述隔离介质层为氮化硅。
接着继续步骤S81,在隔离介质层上沉积硬掩模层。在本实施例中，所述硬掩模层为通过化学气相沉积生成的氧化硅。
接着继续步骤S82，涂布光刻胶并光刻出双阻金属氧化层图形。接着继续步骤S83,进行刻蚀工艺以在硬掩模层上形成双阻金属氧化层图形。
完成步骤S80至S83后半导体器件的剖视图分别如图8至图11所示。接着继续步骤S84，进行离子注入工艺以在下电极上形成双阻金属氧化层。
在本实施例中，所述离子注入工艺为氧离子注入工艺。
参见图20，结合参见图7至图11,图20显示了完成步骤S8A后的半导体
器件的剖视图，如图所示，通过离子注入工艺形成的双阻金属氧化层52在隔离介质层60下，且设置在下电极51上。
接着继续步骤S85,去除光刻胶并在硬掩模层的遮蔽下进行刻蚀工艺以在隔 离介质层上形成上电极容置凹槽。在本实施例中，去除光刻胶后还可进行温度 不超过400摄氏度的热处理来稳定所形成的双阻金属氧化层，随后再在硬掩模 层的遮蔽下进行刻蚀工艺以在隔离介质层上形成上电极容置凹槽。
参见图21,其显示了完成步骤S85后的半导体器件的剖视图，如图所示， 隔离介质层60上形成了上电极容置凹槽400。
接着继续步骤S86，沉积上电极金属层并进行光刻和刻蚀工艺形成上电极。 在本实施例中，通过物理气相沉积工艺沉积所述上电才及金属层，通过干法刻蚀 工艺形成上电极，所述上电极金属层为氮化钽层，相应地所述上电极为氮化钽 电极。
接着继续步骤S87，沉积由上下层叠的氮氧化硅、氟硅玻璃和氮化硅构成的 层间介质层。
接着继续步骤S88,进行光刻和刻蚀工艺以在氮氧化石圭和氟硅玻璃上形成上 电极引出导线槽和半导体器件的互联导线槽。
接着继续步骤S89,进行刻蚀工艺去除氮化硅以露出所述非挥发性阻抗存储 器的上电极和半导体器件的金属插塞或下层互联导线。
接着继续步骤S90,通过铜导线镶嵌工艺形成上电极引出导线和半导体器件 上层互联导线。
完成步骤S86至S90后半导体器件的剖视图可分别参见图"至图18，其与 图14至图18的不同之处在于，完成步骤S86至S90后半导体器件的剖视图中 的双阻金属氧化层51如图20所示，其设置在隔离介质层60下，而图14至图 18中的双阻金属氧化层51隔离介质层60和硬掩模层61的双阻金属氧化层图形 420中。
需说明的是，本发明所述金属层在现代半导体工艺中可以包含多层金属膜， 如铜互联工艺中的一金属层由氮化钽/钽/铜(TaN/Ta/Cu)构成。
综上所述，本发明的非挥发性阻抗存储器制造方法采用了硬掩模层，从而 避免了光刻胶灰化工艺中氧等离子对双阻金属氧化层的不良影响，如此可提高 非挥发性阻抗存储器的质量；另外本发明的下电极为设置在金属前介质层中的
14金属插塞或设置在下层金属层中的金属导线，所述上电极与第 一金属层或上层 金属层中的上电极引出导线相连，另外上电极引出导线相连可与半导体器件的 互联导线同时制造，从而提高了非挥发性阻抗存储器的制造效率及其与半导体 器件的兼容性，降低了其制造成本，简化了制造过程。
权利要求
1、一种非挥发性阻抗存储器，其设置在半导体器件的金属前介质层与第一金属层间或上下层金属层间，该存储器包括上下电极和夹设在上下电极间的双阻金属氧化层，其特征在于，该下电极为设置在金属前介质层中的金属插塞或设置在下层金属层中的金属导线，该第一金属层或上层金属层中具有上电极引出导线，该上电极与该上电极引出导线相连。
2、 如权利要求1所述的非挥发性阻抗存储器，其特征在于，该下电极金 属插塞为鴒插塞或铜导线。
3、 如权利要求2所述的非挥发性阻抗存储器，其特征在于，该双阻金属 氧化层形成在该鴒插塞或铜导线上，其为无定形的氧化鵠或氧化铜。
4、 如权利要求1所述的非挥发性阻抗存储器，其特征在于，该上电极为 氮化钛或氮化钽电极，其厚度范围为200至500埃。
5、 如权利要求1所述的非挥发性阻抗存储器，其特征在于，该上下层金 属层间以及该金属前介质层与该第 一金属层间均通过层间介质层隔离。
6、 如权利要求5所述的非挥发性阻抗存储器，其特征在于，该层间介质 层为氮化硅，其厚度范围为200至500埃。
7、 如权利要求5所述的非挥发性阻抗存储器，其特征在于，该层间介质 层具有上电极容置凹槽和双阻金属氧化层容置凹槽，该上电极和双阻金属氧化 层分别设置在上电极容置凹槽和双阻金属氧化层容置凹槽中。
8、 如权利要求5所述的非挥发性阻抗存储器，其特征在于，该层间介质 层底部具有上电极容置凹槽，该上电极设置在上电极容置凹槽中，该双阻金属 氧化层位于该隔离介质层下且设置在该下电极上。
9、 如权利要求1所述的非挥发性阻抗存储器，其特征在于，该半导体器 件的金属前介质层中设置有与半导体器件相连的金属插塞，该半导体器件的第 一金属层设置有与该金属插塞相连的第一层互联导线。
10、 如权利要求l所述的非挥发性阻抗存储器，其特征在于，该下层金属 层中设置有与半导体器件相连的下层互联导线，该上层金属层中设置有与下层 互联导线相连的上层互联导线。
11、 一种权利要求l所述的非挥发性阻抗存储器的制造方法，其特征在于，该方法包括以下步骤al、在金属前介质层或下层金属层上沉积隔离介质层； bl、在隔离介质层上沉积硬掩模层；cl、涂布光刻胶并光刻出双阻金属氧化层 图形；dl、进行刻蚀工艺以在硬掩模层上形成双阻金属氧化层图形；el、去除 光刻胶并在硬掩模层的遮蔽下进行刻蚀工艺以在隔离介质层上形成双阻金属氧 化层容置凹槽；fl、制作部分或全部设置在该双阻金属氧化层容置凹槽中的双 阻金属氧化层；gl、沉积上电极金属层并进行光刻和刻蚀工艺形成上电极。
12、 如权利要求11所述的非挥发性阻抗存储器的制造方法，其特征在于， 在步骤fl中，通过热氧化工艺、化学气相沉积工艺、物理气相沉积或氧等离子 体氧化工艺制作双阻金属氧化层，其中，该热氧化工艺的氧化温度范围为150 至400摄氏度。
13、 如权利要求11所述的非挥发性阻抗存储器的制造方法，其特征在于， 该制造方法还包括以下步骤hl、沉积由上下层叠的氮氧化硅、氟硅玻璃和氮 化硅构成的金属间介质层；il、通过光刻和刻蚀工艺以在氮氧化硅和氟硅玻璃 上形成上电极引出导线槽和半导体器件的互联导线槽；jl、进行刻蚀工艺去除 氮化硅以露出该非挥发性阻抗存储器的上电极和半导体器件的金属插塞或下层 互联导线；kl、通过铜导线镶嵌工艺和化学机械抛光工艺形成上电极引出导线 和第一层或上层互联导线。
14、 如权利要求ll所述的非挥发性阻抗存储器的制造方法，其特征在于， 该隔离介质层和该硬掩模层分别为氮化硅和氧化硅，其厚度范围均为200至500 埃，并均通过化学气相沉积工艺生成。
15、 一种权利要求l所述的非挥发性阻抗存储器的制造方法，其特征在于， 该方法包括以下步骤a2、在金属前介质层或下层金属层上沉积隔离介质层； b2、在隔离介质层上沉积硬掩模层；c2、涂布光刻胶并光刻出双阻金属氧化层 图形；d2、进行刻蚀工艺以在硬掩模层上形成双阻金属氧化层图形；e2、进行 离子注入工艺以在下电极上形成双阻金属氧化层；f2、去除光刻胶并在硬掩模 层的遮蔽下进行刻蚀工艺以在隔离介质层上形成上电极容置凹槽；g2、沉积上 电极金属层并进行光刻和刻蚀工艺形成上电极。
16、 如权利要求15所述的非挥发性阻抗存储器的制造方法，其特征在于，该制造方法还包括以下步骤h2、沉积由上下层叠的氮氧化硅、氟硅玻璃和氮 化硅构成的金属间介质层；i2、进行光刻和刻蚀工艺以在氮氧化硅和氟硅玻璃 上形成上电极引出导线槽和半导体器件的互联导线槽；j2、进行刻蚀工艺去除 氮化硅以露出该非挥发性阻抗存储器的上电极和半导体器件的金属插塞或下层 互联导线；k2、通过铜导线镶嵌工艺和化学机械抛光工艺形成上电极引出导线 和第一层或上层互联导线。
17、如权利要求15所述的非挥发性阻抗存储器的制造方法，其特征在于， 该隔离介质层和该硬掩模层分别为氮化硅和氧化硅，其厚度范围均为200至500 埃，并均通过化学气相沉积工艺生成。
全文摘要
本发明提供了一种RRAM及其制造方法，该RRAM包括上下电极和夹设在两者间的双阻金属氧化层。现有技术中RRAM制程并未穿插在半导体器件的制程中，从而使其制造过程复杂且效率低下，另外在RRAM制程中双阻金属氧化层或下电极会暴露在灰化工艺的氧等离子体中，从而造成双阻金属氧化层成分或厚度难以控制进而造成RRAM质量的退化。本发明的RRAM的下电极为金属插塞或设置在下层金属层中的金属导线，上电极与第一或上层金属层中的上电极引出导线相连，本发明的RRAM制造方法将RRAM制程穿插在半导体器件的制程中，并使用了硬掩模层从而避免将双阻金属氧化层或下电极暴露在灰化工艺的氧等离子体中。本发明可提高RRAM的质量和制造效率，并简化制造过程且降低制造成本。
文档编号H01L27/24GK101465365SQ200710172419
公开日2009年6月24日 申请日期2007年12月17日 优先权日2007年12月17日
发明者吴佳特, 季明华, 蔡建祥, 鲍震雷 申请人:中芯国际集成电路制造(上海)有限公司