专利名称：非挥发性记忆体及其制造方法
技术领域：
本发明涉及一种非挥发性记忆体(non-volatile memory, NVM)及其制造方法，特别是涉及于一种可以避免第二位元效应(second bit effect)与程序化干扰(programdisturbance)的非挥发性记忆体及其制造方法。
背景技术：
非挥发性记忆体由于具有存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。氮化物只读记忆体(read only memory, ROM)为目前常见的一种非挥发性记忆体。在氮化物只读记忆体的记忆胞中，利用由氮化物层所构成的电荷捕捉结构可储存二位元的资料。一般来说，二位元的资料可分别储存于电荷捕捉结构中的左侧(即左位元)或右侧(即右位元)。然而，在氮化物只读记忆体中存在着第二位元效应，即当对左位元进行读取操作时会受到右位元的影响，或者当对右位元进行读取操作时会受到左位元的影响。此外，随着记忆体尺寸逐渐缩小，记忆胞中的通道(channel)长度也随之缩短，造成第二位元效应更为显著，因而影响了操作裕度(operation window)与元件效能。另外，由于记忆体尺寸逐渐缩小，记忆胞之间的间距也随之缩短，因此相邻的记忆胞在进行程序化操作时，也容易产生程序化干扰的问题。由此可见，上述现有的非挥发性记忆体在产品结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直 未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的非挥发性记忆体及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的的目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体的制作方法，所要解决的技术问题是使其可以制造出能够避免在操作时产生第二位元效应与程序化干扰的非挥发性记忆体，非常适于实用。本发明的另一目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体，所要解决的技术问题是使其可以避免在操作时产生第二位元效应与程序化干扰，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体的制造方法。此方法是在基底上形成具有突起部的第一氧化物层，在突起部二侧的基底中形成一对掺杂区。并在突起部的侧壁上形成一对电荷储存间隙壁，且在第一氧化物层与电荷储存间隙壁上形成第二氧化物层，并在第二氧化物层上形成导体层。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体的制造方法，其中所述的第一氧化物层的形成方法例如是先在基底上形成第一氧化物材料层。然后，在第一氧化物材料层上形成图案化罩幕层。接着，以图案化罩幕层为罩幕，移除部分第一氧化物材料层，以形成突起部。之后，移除图案化
罩眷层。前述的非挥发性记忆体的制造方法，其中在移除部分第一氧化物材料层之后，未暴露出位于突起部二侧的基底。前述的非挥发性记忆体的制造方法，其中在形成突起部之后以及在移除图案化罩幕层之前，还包括以图案化罩幕层为罩幕，进行离子植入工艺，以形成掺杂区。前述的非挥发性记忆体的制造方法，其中所述的电荷储存间隙壁的形成方法例如是先在第一氧化物层上共形地形成电荷储存材料层。之后，进行等向性蚀刻工艺，移除部分电荷储存材料层。前述的非挥发性记忆体的制造方法，其中所述的电荷储存间隙壁的形成方法例如是先在第一氧化物层上共形地形成电荷储存材料层。然后，在电荷储存材料层上形成第二氧化物材料层。之后，进行等向性蚀刻工艺，移除部分第二氧化物材料层与部分电荷储存材料层。前述的非挥发性记忆体的制造方法，其中在形成突起部之后以及在移除图案化罩幕层之前，还包括先于图案化罩幕层与突起部的侧壁上形成一对氮化物间隙壁。之后，以图案化罩幕层与氮化物间隙壁为罩幕，进行离子植入工艺，以形成掺杂区。
`
前述的非挥发性记忆体的制造方法，其中在移除图案化罩幕层时，同时移除氮化物间隙壁。前述的非挥发性记忆体的制造方法，其中所述的电荷储存间隙壁的形成方法例如是先在第一氧化物层上共形地形成电荷储存材料层。之后，进行等向性蚀刻工艺，移除部分电荷储存材料层。前述的非挥发性记忆体的制造方法，其中在形成掺杂区之后以及在移除图案化罩幕层之前，还包括形成第三氧化物层，以覆盖图案化罩幕层、氮化物间隙壁与第一氧化物层。前述的非挥发性记忆体的制造方法，其中移除图案化罩幕层的方法例如是进行平坦化工艺，移除图案化罩幕层、部分氮化物间隙壁与部分第三氧化物层，直到暴露出突出部，且形成电荷储存间隙壁。前述的非挥发性记忆体的制造方法，其中在移除部分第一氧化物材料层之后，暴露出位于突起部二侧的该基底。前述的非挥发性记忆体的制造方法，其中在形成突起部之后以及在移除图案化罩幕层之前，还包括以图案化罩幕层为罩幕，进行离子植入工艺，以形成掺杂区。前述的非挥发性记忆体的制造方法，其中所述的电荷储存间隙壁的形成方法包括例如是先在第一氧化物层上共形地形成第三氧化物层。然后，于第三氧化物层上共形地形成电荷储存材料层。之后，进行等向性蚀刻工艺，移除部分电荷储存材料层。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体，其包括基底、电荷储存结构、第一掺杂区、第二掺杂区以及栅极。电荷储存结构配置于基底上。第一掺杂区与第二掺杂区分别配置于电荷储存结构二侧的基底中。栅极配置于电荷储存结构上。电荷储存结构包括介电主体、第一电荷储存间隙壁与第二电荷储存间隙壁。第一电荷储存间隙壁与第二电荷储存间隙壁镜像对称地配置于介电主体中且彼此分离。第一电荷储存间隙壁邻近第一掺杂区，且第二电荷储存间隙壁邻近第二掺杂区。第一电荷储存间隙壁与第二电荷储存间隙壁分别为L形，且第一电荷储存间隙壁的水平部分与第二电荷储存间隙壁的水平部分彼此远离延伸，或者第一电荷储存间隙壁与第二电荷储存间隙壁分别具有曲面或斜面，且第一电荷储存间隙壁的曲面或斜面与第二电荷储存间隙壁的曲面或斜面彼此远离。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体，其中所述的第一电荷储存间隙壁与第二电荷储存间隙壁的材料例如为氮化物、多晶硅、高介电常数(high-k)材料、氧化铪(HfxOy)、氮氧化铪(HfOxNy)、氧化铝(AlxOy)或氧化铪铝(HfxAlyOz) 前述的非挥发性记忆体，其中所述的第一电荷储存间隙壁与第二电荷储存间隙壁的厚度例如介于4 O人至8 O人之间。本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明非挥发性记忆体及其制造方法至少具有下列优点及有益效果本发明利用形成于氧化物突起部的侧壁上的电荷储存间隙壁来作为电荷储存区域，因此可以有效地将电荷分别局限于电荷储存间隙壁中，以避免在进行读取操作时产生第二位元效应，以及避免相邻的记忆胞在进行程序化操作时产生程序化干扰的问题。此外，本发明可藉由调整用以形成电荷储存间隙壁的电荷储存材料层的厚度来控制电荷储存间隙壁的尺寸，以避免造成电荷储存间隙壁的尺寸过小而影响记忆体储存电荷的能力。综上所述，本发明是有关于一种非挥发性记忆体及其制造方法。该非挥发性记忆体的制造方法是先在基底上形成具有突起部的第一氧化物层。然后，在突起部二侧的基底中形成一对掺杂区。接着，在突起部的侧壁上形成一对电荷储存间隙壁。而后，在第一氧化物层与电荷储存间隙壁上形成第二氧化物层。之后，在第二氧化物层上形成导体层。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1A至图1D是依照本发明第一实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。图2A至图2C是依照本发明第二实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。图3A至图3D是依照本发明 第三实施例所绘示的非挥发性记忆体端点制作流程的剖面示意图。图4A至图4D是依照本发明第四实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。图5A至图5E是依照本发明第五实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。10、20、30、40、50 :非挥发性记忆体100、200、300、400、500 :某底102、108、112、202、210、302、312、402、412、502、510、514 :氧化物层102a、202a、302a、402a、502a :突起部104、204、304、404、504 :图案化罩幕层106、206、308、406、508 :掺杂区110、208、310、408a、506、512 :电荷储存间隙壁114、212、314、414、516 :导体层306 :氮化物间隙壁408 电荷储存材料层410 :氧化物材料层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非挥发性记忆体及其制造方法其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。第一实施例图1A至图1D是依照本发明第一实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。首先，请参阅图1A所示,在基底100上形成具有突起部102a的氧化物层102。氧化物层102的形成方法例如是先在基底100上形成氧化物材料层。氧化物材料层的形成方法例如是化学气相沉积法。然后，在氧化物材料层上形成图案化罩幕层104。图案化罩幕层104覆盖氧化物层102中欲形成突起部的区域。接着，以图案化罩幕层104为罩幕，进行等向性蚀刻工艺，以移除部分氧化物材料层直到暴露出基底100而形成突起部102a。在本实施例中，由于未被图案化罩幕层104覆盖的氧化物层102皆被移除，因此保留下来的氧化物层102皆属于突起部102a。然后，请参阅图1B所示，以图案化罩幕层104为罩幕，进行离子植入工艺，以在突起部102a(氧化物层102) 二侧的基底100中形成掺杂区106。之后，移除图案化罩幕层104。接着，请参阅图1C所示，在基底100上共形地形成氧化物层108。氧化物层108的形成方法例如是化学气相沉积法。氧化物层108覆盖了突起部102a(氧化物层102)与掺杂区106。然后，在突起部102a(氧化物层102)的侧壁上形成一对电荷储存间隙壁110。电荷储存间隙壁110作为后续形成的记忆体中的电荷储存区域。电荷储存间隙壁110的形成方法例如是先在氧化物层108上共形地形成电荷储存材料层。电荷储存材料层的材料例如为氮化物、多晶硅、高介电常数材料、氧化铪、氮氧化铪、氧化铝或氧化铪铝。电荷储存材料层的形成方法例如是化学气相沉积法。之后，进行等向性蚀刻工艺，移除部分电荷储存材料层。由上述可知，电荷储存间隙壁110的尺寸取决于电荷储存材料层的厚度。换句话说，电荷储存间隙壁110的尺寸可藉由调整电荷储存材料层的厚度来控制。在本实施例中，电荷储存材料层的厚度例如介于40人至80 A之间。如此一来，在对所形成的记忆体施加电压之后，可以有效地将电荷储存且局限于电荷储存间隙壁110中。此外，由于电荷储存材料层的厚度介于40人至80人之间，因此不会造成电荷储存间隙壁Iio的尺寸过小而影响记忆体储存电荷的能力。之后，请参阅图1D所示，在氧化物层108与电荷储存间隙壁110上形成氧化物层112。氧化物层112的形成方法例如是化学气相沉积法。然后，在氧化物层112上形成导体层114，以形成非挥发性记忆体10。导体层114的形成方法例如是化学气相沉积法。导体层114例如为多晶硅层。非挥发性记忆体10包括多个如虚线处所示的记忆胞，其中突起部102a (氧化物层102)、氧化物层108、一·对电荷储存间隙壁110与氧化物层112构成电荷储存结构(突起部102a、氧化物层108与氧化物层112可合称为介电主体)，而位于电荷储存结构二侧的掺杂区106分别作为源极区与漏极区，且导体层114作为栅极。在每一个记忆胞中，由于二个电荷储存间隙壁110彼此分离开，因此可以有效地将电荷分别局限于左侧的电荷储存间隙壁110(即左位元)与右侧的电荷储存间隙壁110(即右位元)中，以避免在进行读取操作时产生第二位元效应。此外，由于电荷被局限于电荷储存间隙壁110中，因此也可避免相邻的记忆胞在进行程序化操作时产生程序化干扰的问题。第二实施例图2A至图2C是依照本发明第二实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。首先，请参阅图2A所示,在基底200上形成具有突起部202a的氧化物层202。氧化物层202的形成方法例如是先在基底200上形成氧化物材料层。氧化物材料层的形成方法例如是化学气相沉积法。然后，在氧化物材料层上形成图案化罩幕层204。图案化罩幕层204覆盖氧化物层202中欲形成突起部的区域。接着，以图案化罩幕层204为罩幕，进行等向性蚀刻工艺，以移除部分氧化物材料层但不暴露出基底200而形成突起部202a。然后，请参阅图2B所示，以图案化罩幕层204为罩幕，进行离子植入工艺，以在突起部202a 二侧的基底200中形成掺杂区206。接着，移除图案化罩幕层204。之后，在突起部202a的侧壁上形成一对电荷储存间隙壁208。电荷储存间隙壁208作为后续形成的记忆体中的电荷储存区域。电荷储存间隙壁208的形成方法例如是先在氧化物层202上共形地形成电荷储存材料层。电荷储存材料层的材料例如为氮化物、多晶硅、高介电常数材料、氧化铪、氮氧化铪、氧化铝或氧化铪铝。电荷储存材料层的形成方法例如是化学气相沉积法。之后，进行等向性蚀刻工艺，移除部分电荷储存材料层。与第一实施例相同，电荷储存间隙壁208的尺寸可藉由调整电荷储存材料层的厚度来控制。在本实施例中，电荷储存材料层的厚度例如介于40人至80人之间。如此一来，可避免造成电荷储存间隙壁208的尺寸过小而影响记忆体储存电荷的能力。之后，请参阅图2C所示，在氧化物层202与电荷储存间隙壁208上形成氧化物层210。氧化物层210的形成方法例如是化学气相沉积法。然后，在氧化物层210上形成导体层212，以形成非挥发性记忆体20。导体层212的形成方法例如是化学气相沉积法。导体层212例如为多晶娃层。非挥发性记忆体20包括多个如虚线处所示的记忆胞，其中氧化物层202、一对电荷储存间隙壁208与氧化物层210构成电荷储存结构(氧化物层202与氧化物层210可合称为介电主体)，而位于电荷储存结构二侧的掺杂区206分别作为源极区与漏极区，且导体层212作为栅极。与非挥发性记忆体10相同，在对非挥发性记忆体20的记忆胞进行读取操作时可避免产生第二位元效应，以及可避免相邻的记忆胞在进行程序化操作时产生程序化干扰的问题。第三实施例图3A至图3D是依照本发明第三实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。首先，请参阅图3A所示，在基底300上形成具有突起部302a的氧化物层302。氧化物层302的形成方法例如是先在基底300上形成氧化物材料层。氧化物材料层的形成方法例如是化学气相沉积法。然后，在氧化物材料层上形成图案化罩幕层304。图案化罩幕层304覆盖氧化物层302中欲形成突起部的区域。接着，以图案化罩幕层304为罩幕，进行等向性蚀刻工艺，以移除部分氧化物材料层但不暴露出基底300而形成突起部302a。然后，请参阅图3B所示，在图案化罩幕层304与突起部302a的侧壁上形成一对氮化物间隙壁306。氮化物间隙壁306的形成方法例如是先在氧化物层302上共形地形成氮化物材料层。之后，进行等向性蚀刻工艺，移除部分氮化物材料层。接着，以图案化罩幕层304与氮化物间隙壁306为罩幕，进行离子植入工艺，以形成掺杂区308。在本实施例中，由于在形成掺杂区308时同时以图案化罩幕层304与氮化物间隙壁306为罩幕来进行离子植入工艺，因此突起部302a 二侧的掺杂区308之间可以具有较大的距离，进而可以避免后续 所形成的记忆体在操作过程中发生短通道效应(short channeleffect)以及电荷击穿(punch through)的现象而对元件效能造成影响。接着，请参阅图3C所示，移除图案化罩幕层304与氮化物间隙壁306。在本实施例中，图案化罩幕层304与氮化物间隙壁306可同时被移除。然后，在突起部302a的侧壁上形成一对电荷储存间隙壁310。电荷储存间隙壁310作为后续形成的记忆体中的电荷储存区域。电荷储存间隙壁310的形成方法例如是先在氧化物层302上共形地形成电荷储存材料层。电荷储存材料层的材料例如为氮化物、多晶硅、高介电常数材料、氧化铪、氮氧化铪、氧化铝或氧化铪铝。电荷储存材料层的形成方法例如是化学气相沉积法。之后，进行等向性蚀刻工艺，移除部分电荷储存材料层。与第一实施例相同，电荷储存间隙壁310的尺寸可藉由调整所形成的电荷储存材料层的厚度来控制。在本实施例中，电荷储存材料层的厚度例如介于40人至80人之间。如此一来，可避免造成电荷储存间隙壁310的尺寸过小而影响记忆体储存电荷的能力。之后，请参阅图3D所示，在氧化物层302与电荷储存间隙壁310上形成氧化物层312。氧化物层312的形成方法例如是化学气相沉积法。然后，在氧化物层312上形成导体层314，以形成非挥发性记忆体30。导体层314的形成方法例如是化学气相沉积法。导体层314例如为多晶硅层。非挥发性记忆体30包括多个如虚线处所示的记忆胞，其中氧化物层302、一对电荷储存间隙壁310与氧化物层312构成电荷储存结构(氧化物层302与氧化物层312可合称为介电主体)，而位于电荷储存结构二侧的掺杂区308分别作为源极区与漏极区，且导体层314作为栅极。与非挥发性记忆体10相同，在对非挥发性记忆体30的记忆胞进行读取操作时可避免产生第二位元效应，以及可避免相邻的记忆胞在进行程序化操作时产生程序化干扰的问题。此外，在非挥发性记忆体30中，由于源极区与漏极区之间具有较大的距离，因此可以避免在操作过程中发生短通道效应以及电荷击穿的现象。第四实施例图4A至图4D是依照本发明第四实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。首先，请参阅图4A所示,在基底400上形成具有突起部402a的氧化物层402。氧化物层402的形成方法例如是先在基底400上形成氧化物材料层。氧化物材料层的形成方法例如是化学气相沉积法。然后，在氧化物材料层上形成图案化罩幕层404。图案化罩幕层404覆盖氧化物层402中欲形成突起部的区域。接着，以图案化罩幕层404为罩幕，进行等向性蚀刻工艺，以移除部分氧化物材料层但不暴露出基底400而形成突起部402a。然后，请参阅图4B所示，以图案化罩幕层404为罩幕，进行离子植入工艺，以在突起部402a 二侧的基底400中形成掺杂区406。接着，移除图案化罩幕层404。而后，在氧化物层402上共形地形成电荷储存材料层408。电荷储存材料层408的材料例如为氮化物、多晶硅、高介电常数材料、氧化铪、氮氧化铪、氧化铝或氧化铪铝。电荷储存材料层408的形成方法例如是化学气相沉积法。然后，在电荷储存材料层408上形成氧化物材料层410。氧化物材料层410的形成方法例如是化学气相沉积法。接着，请参阅图4C所示，进行等向性蚀刻工艺，移除部分氧化物材料层410与部分电荷储存材料层408，以在突起部402a的侧壁上形成一对电荷储存间隙壁408a。与第一实施例相同，电荷储存间隙壁408a的尺寸可藉由调整所形成的电荷储存材料层408的厚度来控制。在本实施例中，电荷储存材料层408的厚度例如介于4O A至80人之间。如此一来，可避免造成电荷储存间隙壁408a的尺寸过小而影响记忆体储存电荷的能力。
之后，请参阅图4D所示，在氧化物层402、电荷储存间隙壁408a与剩余的氧化物材料层410上形成氧化物层412。氧化物层412的形成方法例如是化学气相沉积法。然后，在氧化物层412上形成导体层414，以形成非挥发性记忆体40。导体层414的形成方法例如是化学气相沉积法。导体层414例如为多晶硅层。非挥发性记忆体40包括多个如虚线处所示的记忆胞，其中氧化物层402、一对电荷储存间隙壁408a、氧化物材料层410与氧化物层412构成电荷储存结构(氧化物层402、氧化物材料层410与氧化物层412可合称为介电主体)，而位于电荷储存结构二侧的掺杂区406分别作为源极区与漏极区，且导体层414作为栅极。与非挥发性记忆体10相同，在对非挥发性记忆体40的记忆胞进行读取操作时可避免产生第二位元效应，以及可避免相邻的记忆胞在进行程序化操作时产生程序化干扰的问题。第五实施例图5A至图5E是依照本发明第五实施例所绘示的非挥发性记忆体的制作流程的剖面示意图。首先，请参阅图5A所示，在基底500上形成具有突起部502a的氧化物层502。氧化物层502的形成方法例如是先在基底500上形成氧化物材料层。氧化物材料层的形成方法例如是化学气相沉积法。然后，在氧化物材料层上形成图案化罩幕层504。图案化罩幕层504覆盖氧化物层502中欲形成突起部的区域。接着，以图案化罩幕层504为罩幕，进行等向性蚀刻工艺，以移除部分氧化物材料层但不暴露出基底500而形成突起部502a。
然后，请参阅图5B所示，在图案化罩幕层504与突起部502a的侧壁上形成一对电荷储存间隙壁506。电荷储存间隙壁506的形成方法例如是先在氧化物层502上共形地形成电荷储存材料层。电荷储存材料层的材料例如为氮化物、多晶硅、高介电常数材料、氧化铪、氮氧化铪、氧化铝或氧化铪铝。之后，进行等向性蚀刻工艺，移除部分电荷储存材料层。 接着，以图案化罩幕层504与电荷储存间隙壁506为罩幕，进行离子植入工艺，以形成掺杂区 508。
与第三实施例相同，在本实施例中，突起部502a 二侧的掺杂区508之间具有较大的距离，因此可以避免后续所形成的记忆体在操作过程中发生短通道效应以及电荷击穿的现象而对元件效能造成影响。
接着，请参阅图5C所示，在氧化物层502上形成氧化物层510，以覆盖图案化罩幕层504、电荷储存间隙壁506与氧化物层502。氧化物层510的形成方法例如是化学气相沉积法。
而后，请参阅图所示，移除图案化罩幕层504。移除图案化罩幕层504的方法例如是进行平坦化工艺(如化学机械研磨工艺)，移除图案化罩幕层504、部分电荷储存间隙壁506与部分氧化物层510，直到暴露出突出部502a，且在突出部502a的侧壁上形成一对电荷储存间隙壁512。
之后，请参阅图5E所示，在氧化物层502与电荷储存间隙壁512上形成氧化物层 514。氧化物层514的形成方法例如是化学气相沉积法。然后，在氧化物层514上形成导体层516，以形成非挥发性记忆体50。导体层516的形成方法例如是化学气相沉积法。导体层516例如为多晶娃层。
非挥发性记忆体50包括多个如虚线处所示的记忆胞，其中氧化物层502、一对电荷储存间隙壁512与氧化物层514构成电荷储存结构(氧化物层502与氧化物层514可合称为介电主体)，而位于电荷储存结构二侧的掺杂区508分别作为源极区与漏极区，且导体层516作为栅极。与非挥发性记忆体10相同，在对非挥发性记忆体50的记忆胞进行读取操作时可避免产生第二位元效应，以及可避免相邻的记忆胞在进行程序化操作时产生程序化干扰的问题。此外，在非挥发性记忆体50中，由于源极区与漏极区之间具有较大的距离， 因此可以避免在操作过程中发生短通道效应以及电荷击穿的现象。
在非挥发性 记忆体10、20、30、40、50的每一个记忆胞中，用以储存电荷的二个电荷储存间隙壁彼此分离且镜像对称地配置。此外，在非挥发性记忆体10、20、30的每一个记忆胞中，二个电荷储存间隙壁分别具有曲面或斜面，且二个电荷储存间隙壁的曲面或斜面彼此远离。另外，在非挥发性记忆体40的每一个记忆胞中，二个电荷储存间隙壁408a分别为L形，且二个L形的电荷储存间隙壁408a中的水平部分彼此远离延伸。
另外一提的是，在非挥发性记忆体40的电荷储存间隙壁408a的制作过程中，在形成电荷储存材料层408之后，在电荷储存材料层408上形成了氧化物材料层410，然后才进行等向性蚀刻工艺来形成电荷储存间隙壁408a，因此相比较于非挥发性记忆体10、20、30 的每一个记忆胞中的电荷储存间隙壁，电荷储存间隙壁408a可以具有较大的体积，且因此可让所储存的电荷更靠近掺杂区，以有效改善第二位元效应和程序化干扰效应。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简`单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种非挥发性记忆体的制造方法，其特征在于其包括以下步骤 在一基底上形成一第一氧化物层，该第一氧化物层具有一突起部； 在该突起部二侧的该基底中形成一对掺杂区； 在该突起部的侧壁上形成一对电荷储存间隙壁； 在该第一氧化物层与该对电荷储存间隙壁上形成一第二氧化物层；以及 在该第二氧化物层上形成一导体层。
2.根据权利要求1所述的非挥发性记忆体的制造方法，其特征在于其中所述的第一氧化物层的形成方法包括 在该基底上形成一第一氧化物材料层； 在该第一氧化物材料层上形成一图案化罩幕层； 以该图案化罩幕层为罩幕，移除部分该第一氧化物材料层，以形成该突起部；以及 移除该图案化罩幕层。
3.根据权利要求2所述的非挥发性记忆体的制造方法，其特征在于其中在移除部分该第一氧化物材料层之后，未暴露出位于该突起部二侧的该基底。
4.根据权利要求3所述的非挥发性记忆体的制造方法，其特征在于其中在形成该突起部之后以及在移除该图案化罩幕层之前，还包括以该图案化罩幕层为罩幕，进行离子植入工艺，以形成该对掺杂区。
5.根据权利要求4所述的非挥发性记忆体的制造方法，其特征在于其中该对电荷储存间隙壁的形成方法包括 在该第一氧化物层上共形地形成一电荷储存材料层；以及 进行等向性蚀刻工艺，移除部分该电荷储存材料层。
6.根据权利要求4所述的非挥发性记忆体的制造方法，其特征在于其中该对电荷储存间隙壁的形成方法包括 在该第一氧化物层上共形地形成一电荷储存材料层； 在该电荷储存材料层上形成一第二氧化物材料层；以及 进行等向性蚀刻工艺，移除部分该第二氧化物材料层与部分该电荷储存材料层。
7.根据权利要求3所述的非挥发性记忆体的制造方法，其特征在于其中在形成该突起部之后以及在移除该图案化罩幕层之前，还包括 在该图案化罩幕层与该突起部的侧壁上形成一对氮化物间隙壁；以及 以该图案化罩幕层与该对氮化物间隙壁为罩幕，进行离子植入工艺，以形成该对掺杂区。
8.根据权利要求7所述的非挥发性记忆体的制造方法，其特征在于其中在移除该图案化罩幕层时，同时移除该对氮化物间隙壁。
9.根据权利要求7所述的非挥发性记忆体的制造方法，其特征在于其中该对电荷储存间隙壁的形成方法包括 在该第一氧化物层上共形地形成一电荷储存材料层；以及 进行等向性蚀刻工艺，移除部分该电荷储存材料层。
10.根据权利要求7所述的非挥发性记忆体的制造方法，其特征在于其中在形成该对掺杂区之后以及在移除该图案化罩幕层之前，还包括形成一第三氧化物层，以覆盖该图案化罩幕层、该对氮化物间隙壁与该第一氧化物层。
11.根据权利要求10所述的非挥发性记忆体的制造方法，其特征在于其中移除该图案化罩幕层的方法包括进行平坦化工艺，移除该图案化罩幕层、部分该对氮化物间隙壁与部分该第三氧化物层，直到暴露出该突出部，且形成该对电荷储存间隙壁。
12.根据权利要求2所述的非挥发性记忆体的制造方法，其特征在于其中在移除部分该第一氧化物材料层之后，暴露出位于该突起部二侧的该基底。
13.根据权利要求12所述的非挥发性记忆体的制造方法，其特征在于其中在形成该突起部之后以及在移除该图案化罩幕层之前，还包括以该图案化罩幕层为罩幕，进行离子植入工艺，以形成该对掺杂区。
14.根据权利要求13所述的非挥发性记忆体的制造方法，其特征在于其中该对电荷储存间隙壁的形成方法包括 在该基底上共形地形成一第三氧化物层； 在该第三氧化物层上共形地形成一电荷储存材料层；以及 进行等向性蚀刻工艺，移除部分该电荷储存材料层。
15.一种非挥发性记忆体，其特征在于其包括 一基底; 一电荷储存结构，配置于该基底上； 一第一掺杂区与一第二掺杂区，分别配置于该电荷储存结构二侧的该基底中；以及 一栅极，配置于该电荷储存结构上， 其中该电荷储存结构包括一介电主体、一第一电荷储存间隙壁与一第二电荷储存间隙壁，该第一电荷储存间隙壁与该第二电荷储存间隙壁镜像对称地配置于该介电主体中且彼此分离，该第一电荷储存间隙壁邻近该第一掺杂区，且该第二电荷储存间隙壁邻近该第二掺杂区，其中该第一电荷储存间隙壁与该第二电荷储存间隙壁分别为L形，且该第一电荷储存间隙壁的水平部分与该第二电荷储存间隙壁的水平部分彼此远离延伸，或者该第一电荷储存间隙壁与该第二电荷储存间隙壁分别具有曲面或斜面，且该第一电荷储存间隙壁的曲面或斜面与该第二电荷储存间隙壁的曲面或斜面彼此远离。
16.根据权利要求15所述的非挥发性记忆体，其特征在于其中所述的第一电荷储存间隙壁与该第二电荷储存间隙壁的材料包括氮化物、多晶硅、高介电常数材料、氧化铪、氮氧化铪、氧化铝或氧化铪铝。
17.根据权利要求15所述的非挥发性记忆体，其特征在于其中所述的第一电荷储存间隙壁与该第二电荷储存间隙壁的厚度介于40人至80人之间。
全文摘要
本发明是有关于一种非挥发性记忆体及其制造方法。该非挥发性记忆体的制造方法是先在基底上形成具有突起部的第一氧化物层。然后，在突起部二侧的基底中形成一对掺杂区。接着，在突起部的侧壁上形成一对电荷储存间隙壁。而后，在第一氧化物层与电荷储存间隙壁上形成第二氧化物层。之后，在第二氧化物层上形成导体层。同时本发明还提供了一种利用上述方法制造的非挥发性记忆体。本发明通过利用形成于氧化物突起部的侧壁上的电荷储存间隙壁来作为电荷储存区域，因此可以有效地将电荷分别局限于电荷储存间隙壁中，以避免在进行读取操作时产生第二位元效应，以及避免相邻的记忆胞在进行程序化操作时产生程序化干扰的问题。
文档编号H01L27/115GK103050444SQ20111031940
公开日2013年4月17日 申请日期2011年10月13日 优先权日2011年10月13日
发明者郑致杰 申请人:旺宏电子股份有限公司