相变化记忆体的制作方法
【技术领域】
[0001]本发明是有关于一种相变化记忆体。
【背景技术】
[0002]现今的计算机记忆体主要可分为非挥发性记忆体与挥发性记忆体两种。随着科技的发展，对于记忆体的要求也越来越高，例如高可靠度、高擦写次数、快速的储存速度以及大容量等特征皆已成为基本需求。其中，非挥发性记忆体例如包含磁性随机存取记忆体(Magnetic Random Access Memory)、铁电随机记忆体(Ferroelectric Random AccessMemory)与相变化记忆体(Phase Change Memory)。
[0003]相变化记忆体可于“晶体相”与“非晶相”之间快速且可逆地产生相变，其晶体相的高电阻与非晶相的低电阻之间提供高度的辨识率，可表示储存于记忆体中的信息的不同值。然而随着电子元件的微小化，如何增加相变化记忆体的元件密度为业界主要欲解决的问题之一。
【发明内容】
[0004]本发明的一方面揭露一种相变化记忆体，包含第一区域与第二区域。第一区域以第一方向排列，一第一记忆体单元置于第一区域内。第二区域以第二方向排列，一第二记忆体单元置于第二区域内。第一区域与第二区域有部分区域交错重叠。第一记忆体单元与第二记忆体单元分别包含两个互相并联的晶体管。第一方向与第二方向互相交错以形成一夹角，且夹角为约90度。
[0005]本发明的另一方面揭露一种相变化记忆体，包含第一记忆体单元与第二记忆体单元。第一记忆体单元包含第一源极区域、第二源极区域与第一漏极区域。第一漏极区域置于第一源极区域与第二源极区域之间。第一源极区域、第一漏极区域与第二源极区域沿第一方向排列。第二记忆体单元包含第一源极区域、第三源极区域与第二漏极区域。第二漏极区域置于第一源极区域与第三源极区域之间。第一源极区域、第二漏极区域与第三源极区域沿第二方向排列。第一方向与第二方向互相交错。
[0006]在一或多个实施方式中，第一方向与第二方向相夹一夹角，且夹角为约90度。
[0007]在一或多个实施方式中，相变化记忆体还包含基板与井区。井区置于基板中。第一源极区域、第二源极区域、第三源极区域、第一漏极区域与第二漏极区域皆位于井区中，且井区于基板的垂直投影呈锯齿状。
[0008]在一或多个实施方式中，第一源极区域、第二源极区域与第三源极区域皆置于井区于基板的垂直投影的转折处。
[0009]在一或多个实施方式中，相变化记忆体还包含绝缘区，紙邻井区设置。绝缘区于基板的垂直投影呈锯齿状。
[0010]在一或多个实施方式中，第一记忆体单元还包含加热器与相变层。加热器置于第一漏极区域上方且与第一漏极区域电性连接。相变层置于加热器上方且与加热器电性连接。
[0011]在一或多个实施方式中，第一记忆体单元的数量为多个，每一第一漏极区域与相变层被相邻二的第一源极区域与相邻二的第二源极区域所围绕。
[0012]在一或多个实施方式中，加热器的材料为氮化钛(TiN)，相变层的材料为氮掺杂锗铺蹄(nitrogen-doped Ge2Sb2Te5)。
[0013]在一或多个实施方式中，第一记忆体单元还包含多个栅极线，分别置于第一源极区域与第一漏极区域之间以及第二源极区域与第一漏极区域之间，据此第一记忆体单元是包含两个并联的晶体管。
[0014]上述实施方式的相变化记忆体较传统相变化记忆体具有较密的布局，也就是每一记忆体单元所具有的布局面积较传统相变化记忆体小，因此在单位面积中，相变化记忆体能够容纳较多的记忆体单元。
【附图说明】
[0015]图1为本发明一实施方式的相变化记忆体的上视图；
[0016]图2为传统相变化记忆体的上视图；
[0017]图3为沿图1的线段3-3的剖面图。
【具体实施方式】
[0018]以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
[0019]图1为本发明一实施方式的相变化记忆体的上视图。如图所示，相变化记忆体包含第一区域Rl与第二区域R2。第一区域Rl以第一方向Dl排列，第一记忆体单元Ml置于第一区域Rl内。第二区域R2以第二方向D2排列，第二记忆体单元M2置于第二区域R2内，第一区域Rl与第二区域R2有部分区域交错重叠。每一记忆体单元(即第一记忆体单元M1、第二记忆体单元M2包含两个互为并联的晶体管，如图所示，一个栅极线(poly gate) 152,154、156、158定义一个晶体管，每一记忆体单元包含了两个栅极线，例如第一记忆体单元Ml包含栅极线152、154，第二记忆体单元M2包含栅极线156、158)。第一记忆体单元Ml包含第一源极区域112、第二源极区域114与第一漏极区域122。第一漏极区域122置于第一源极区域112与第二源极区域114之间。第一源极区域112、第一漏极区域122与第二源极区域114沿第一方向Dl排列，第一漏极区域122为第一记忆体单元Ml的两个晶体管所共享。第二记忆体单元M2包含第一源极区域112、第三源极区域116与第二漏极区域124。第二漏极区域124置于第一源极区域112与第三源极区域116之间，第二漏极区域124为第一记忆体单元M2的两个晶体管所共享。第一源极区域112、第二漏极区域124与第三源极区域116沿第二方向D2排列。第一方向Dl与第二方向D2互相交错。在本实施方式中，第一区域Rl为第一记忆体单元Ml所在的区域，而第二区域R2为第二记忆体单元M2所在的区域，然而在其他的实施方式中，第一区域Rl可大于第一记忆体单元Ml所在的区域，且/或第二区域R2可大于第二记忆体单元M2所在的区域，只要第一记忆体单元Ml与第二记忆体单元M2分别置于第一区域Rl与第二区域R2内即于本发明的范畴中。
[0020]在本实施方式中，相邻的记忆体单元共享一源极区域，以图1为例，第一记忆体单元肌与第二记忆体单元M2共享第一源极区域112，与另一记忆体单元(未标示)共享第二源极区域114。简言之，本实施方式的相变化记忆体较传统相变化记忆体具有较密的布局，也就是每一记忆体单元(在本实施方式中为第一记忆体单元Ml与第二记忆体单元M2)所具有的布局面积较传统相变化记忆体小，因此在单位面积中，相变化记忆体能够容纳较多的记忆体单元。具体而言，请一并参照图2，其为传统相变化记忆体的上视图。在图2中，记忆体单元Ml’与M2’沿相同方向延伸，在一实际的集成电路布局，依据一相同的布局设计规范(Layout design rule)的最紧密的布局之下，相邻二记忆体单元(以记忆体单元Ml’与M2’为例)的总长度L’为约76单位，宽度Ψ为约17单位，因此每一记忆体单元Ml’(M2’)的布局面积为:
[0021]L’轉’ /2 = 646单元。其中传统相变化记忆体包含交替排列的井区140’与绝缘区145’，井区140’与绝缘区145’皆为长条状。记忆体单元Ml’与M2’皆位于井区140’上。井区140’可为掺杂区，而绝缘区145’可为浅沟渠隔离(shallow trench isolat1n, STI)。另外，传统相变化记忆体的栅极线150则横跨井区140’与绝缘区145’。请回到图1，在本实施方式中，第一记忆体单元Ml与第二记忆体单元M2沿不同方向延伸，即第一方向Dl与第二方向D2互相交错。在一实际的集成电路布局，与上述传统布局的相同布局设计规范(Layout design rule)的最紧密的布局的下，每一记忆体单元(以第一记忆体单元Ml为例)的长度L为约50单位，宽度W为约18单位。另外因每一记忆体单元皆与(左右)相邻的记忆体单元共享源极区域，因此每一记忆体单元在扣掉共享源极区域面积后的布局面积为:
[0022]L*W_L*L = 576单元，其布局面积较传统相变化记忆体的布局面积减少约89%，因此可证明本实施方式的相变化记忆体具有较密集的布局。
[0023]在图1中，第一方向Dl与第二方向D2互相交错以相夹一夹角Θ 1，且夹角Θ I为约90度。换言之，第一方向Dl与第二方向D2实质垂直。然而在其他的实施方式中，夹角Θ I可不为90度，例如为120度。基本上，只要夹角Θ I不为O度或180度，亦即第一方向Dl与第二方向D2互相交错即可较传统相变化记忆体具有较密集的布局，因此皆在本发明的范畴中。
[0024]接着请一并参照图1与图3，其中图3为沿图1的线段3-3的剖面图。在本实施方式中，相变化记忆体还包含基板130与井区140，井区140置于基板130中。第一源极区域112、第二源极区域114、第三源极区域116、第一漏极区域122与第二漏极区域124皆位于井区140中，且井区140于基板130的垂直投影呈锯齿状，如图1所示。在本文的“垂直”是指自剖面视角(图3的视角)观看时的垂直方向。而从图1来看，第一源极区域112、第二源极区域114与第三源极区域116皆置于井区140于基板130的垂直投影的转折处。亦SP，共享同一源极区域的相邻二记忆体单元的延伸方向(例如第一方向Dl与第二方向D2)不同。在本实施方式中，井区140、第一源极区域112、第二源极区域114、第三源极区域116、第一漏极区域122与第二漏极区域124可为制作于基板130中的掺杂区，通过在基板130中掺杂掺杂物(dopants)而形成，其中掺杂物可为N型或P型掺杂物，视实际需求而定。
[0025]在本实施方式中，第一记忆体单元Ml的栅极线152、154分别置于第一源极区域112与第一漏极区域122之间以及第二源极区域114与第一漏极区域122之间。栅极线152、第一源极区域112与第一漏极区域122可形成一晶体管结构，而栅极线154、第二源极区域114与第一漏极区域122可形成另一晶体管结构，因此第一记忆体单元Ml具有二晶体管，且成并联结构，亦即第一源极区域112与第二源极区域114共享第一漏极区域