专利名称：非挥发性记忆体及其制造方法
技术领域：
本发明涉及一种非挥发性记忆体(non-volatiIe memory)及其制造方法，特别是涉及一种可以避免第二位元效应(second bit effect)与程序化干扰(program disturbance)的非挥发性记忆体及其制造方法。
背景技术：
非挥发性记忆体由于具有存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。特别是，快闪记忆体 (flash memory)由于具有可多次进行资料的存入、读取、擦除等操作，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。氮化物快闪记忆体(nitride-based flash memory)是目前常见的一种非挥发性记忆体。在氮化物快闪记忆体中，利用由氧化物层-氮化物层-氧化物层所构成的电荷捕捉结构(即熟知的0N0层)可储存二位元的资料。一般来说，二位元的资料可分别储存于电荷捕捉结构中的氮化物层的左侧(即左位元)或右侧(即右位元)然而，在氮化物快闪记忆体中存在着第二位元效应，即当对左位元进行读取操作时，会受到右位元的影响，或当对右位元进行读取操作时，会受到左位元的影响。此外，随着记忆体尺寸逐渐缩小，通道(channel)的长度也随之缩短，造成第二位元效应更为显著，因而影响了记忆体的操作裕度(operation window)与元件效能。另外，由于记忆体尺寸逐渐缩小，各元件之间的间距也随之缩短，因此相邻的记忆体在进行程序化操作时，也容易产生程序化干扰的问题。由此可见，上述现有的非挥发性记忆体在产品结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的非挥发性记忆体及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体，所要解决的技术问题是使其可以避免在操作时产生第二位元效应与程序化干扰，非常适于实用。本发明的另一目的在于，提供一种新的非挥发性记忆体的制作方法，所要解决的技术问题是使其可以制造具有较大操作裕度的非挥发性记忆体，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体，其包括基底、栅极结构、第一掺杂区、第二掺杂区以及一对隔离结构。栅极结构配置于基底上。栅极结构包括电荷储存结构、栅极以及间隙壁。电荷储存结构配置于基底上。栅极配置于电荷储存结构上。间隙壁配置于栅极与电荷储存结构的侧壁上。第一掺杂区与第二掺杂区分别配置于电荷储存结构二侧的基底中，且至少位于间隙壁的下方。此对隔离结构分别配置于栅极结构二侧的基底中。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体，其中所述的第一掺杂区与第二掺杂区例如位于此对隔离结构之间，且此对隔离结构的深度大于第一掺杂区与第二掺杂区的深度。前述的非挥发性记忆体，其中所述的第一掺杂区与第二掺杂区例如分别围绕此对隔离结构中的一者，且第一掺杂区与第二掺杂区的深度大于此对隔离结构的深度。前述的非挥发性记忆体，其中所述的电荷储存结构包括第一介电层、电荷储存层以及第二介电层。第一介电层配置于基底上。电荷储存层配置于第一介电层上。第二介电层配置于电荷储存层上。前述的非挥发性记忆体，其中所述的电荷储存层的材料例如为氮化物或高介电常数材料。前述的非挥发性记忆体，其中所述的栅极结构包括穿隧介电层、浮置栅极、栅间介电层以及控制栅极。穿隧介电层配置于基底上。浮置栅极配置于穿隧介电层上。栅间介电层配置于浮置栅极上。控制栅极配置于栅间介电层上。间隙壁配置于穿隧介电层、浮置栅极、栅间介电层与控制栅极的侧壁上。前述的非挥发性记忆体，其中所述的栅间介电层例如为由氧化层/氮化层/氧化层所构成的复合结构。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体的制造方法，此方法是先提供基底。然后，在基底上形成电荷储存结构与栅极。接着，在电荷储存结构与栅极的侧壁上形成间隙壁。而后，在电荷储存结构二侧的基底中形成掺杂区。在栅极与间隙壁二侧的基底中形成沟渠。之后，在沟渠中形成隔离结构。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体的制造方法，其中所述的沟渠的深度例如大于掺杂区的深度。前述的非挥发性记忆体的制造方法，其中所述的掺杂区例如围绕沟渠，且掺杂区的深度大于沟渠的深度。前述的非挥发性记忆体的制造方法，其中所述的掺杂区的形成方法例如是进行掺
乙 ο前述的非挥发性记忆体的制造方法，其中所述的隔离结构的形成方法例如是先在基底上形成绝缘材料层，且绝缘材料层覆盖栅极与间隙壁，并填满沟渠。然后，进行平坦化工艺，移除部分绝缘材料层，直到暴露出栅极。本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体，其包括基底、二个栅极结构、掺杂区以及隔离结构。栅极结构配置于基底上。每一个栅极结构包括电荷储存结构以及栅极。电荷储存结构配置于基底上。 栅极配置于电荷储存结构上。掺杂区配置于基底中且位于二个栅极结构之间。隔离结构配置掺杂区中。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体，其中所述的隔离结构的深度例如大于掺杂区的深度。前述的非挥发性记忆体，其中所述的掺杂区的深度例如大于隔离结构的深度。前述的非挥发性记忆体，其中所述的栅极结构包括穿隧介电层、浮置栅极、栅间介电层以及控制栅极。穿隧介电层配置于基底上。浮置栅极配置于穿隧介电层上。栅间介电层配置于浮置栅极上。控制栅极配置于栅间介电层上。前述的非挥发性记忆体，其中所述的每一个栅极结构还包括配置于穿隧介电层、 浮置栅极、栅间介电层与控制栅极的侧壁上的间隙壁。前述的非挥发性记忆体，其中所述的每一个栅极结构还包括配置于栅极与电荷储存结构的侧壁上的间隙壁。本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明非挥发性记忆体及其制造方法至少具有下列优点及有益效果本发明在形成作为源极区与漏极区的掺杂区时，以栅极与间隙壁为罩幕，因此当掺质被植入基底中之后，间隙壁可作为掺质扩散的缓冲区。一些掺质扩散至间隙壁下方，而不会仅扩散至电荷储存结构的下方，因此可以有效地避免源极区与漏极区之间的长度(即记忆体的通道长度)缩短，进而避免了对记忆体进行操作时所产生的第二位元效应。此外，本发明由于隔离结构配置于栅极结构二侧的基底中，因此在对非挥发性记忆体进行程序化操作时，可以有效地避免程序化干扰的问题。综上所述，本发明是有关于一种非挥发性记忆体及其制造方法。此非挥发性记忆体包括基底、栅极结构、第一掺杂区、第二掺杂区以及一对隔离结构。栅极结构配置于基底上。栅极结构包括电荷储存结构、栅极以及间隙壁。电荷储存结构配置于基底上。栅极配置于电荷储存结构上。间隙壁配置于栅极与电荷储存结构的侧壁上。第一掺杂区与第二掺杂区分别配置于电荷储存结构二侧的基底中，且至少位于间隙壁的下方。此对隔离结构分别配置于栅极结构二侧的基底中。本发明还提供了一种非挥发性记忆体的制造方法。藉此本发明可以避免非挥发性记忆体在操作时产生第二位元效应与程序化干扰。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图IA至图ID是依照本发明一实施例所绘示的非挥发性记忆体的制造流程剖面图。图2A至图2D是依照本发明另一实施例所绘示的非挥发性记忆体的制造流程剖面图。图3是依照本发明另一实施例所绘示的非挥发性记忆体的剖面示意图。图4是依照本发明又一实施例所绘示的非挥发性记忆体的剖面示意图。10,20 非挥发性记忆体100 基底102:栅极结构104:电荷储存结构
l(Ma、104c 介电层104b:电荷储存层106:栅极108 间隙壁110、112、110a、110b、112a、112b 掺杂区114、200:沟渠116、202 隔离结构300:穿隧介电层302:浮置栅极304:栅间介电层306:控制栅极
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非挥发性记忆体及其制造方法其具体实施方式
、 结构、方法、步骤、特征及其功效，详细说明如后。有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。图IA至图ID是依照本发明一实施例所绘示的非挥发性记忆体的制造流程剖面图。首先，请参阅图IA所示，提供基底100。基底100例如为硅基底或绝缘层上有硅(silicon on insulator, SOI)基底。然后，在基底100上依序形成电荷储存结构104与栅极106。电荷储存结构104是由介电层104a、电荷储存层104b与介电层l(Mc所构成的复合结构。介电层l(Ma、104c的材料例如为氧化物，而电荷储存层104b的材料例如为氮化物或高介电常数材料(例如Hf02、Ti02、&02、Tii2O5或Al2O3)。介电层10 作为穿隧介电层，而介电层 104c作为电荷阻挡层。栅极106的材料例如为掺杂多晶硅。电荷储存结构104与栅极106 的形成方法例如是先在基底100上依序沉积第一层介电材料层、电荷储存材料层、第二层介电材料层与栅极材料层。然后，进行图案化工艺，以将栅极材料层、第二层介电材料层、电荷储存材料层与第一层介电材料层图案化。然后，请参阅图IB所示，在电荷储存结构104与栅极106的侧壁上形成间隙壁 108。间隙壁108的形成方法例如是先在基底100上共形地(conformally)形成间隙壁材料层。然后，进行非等向性蚀刻工艺，移除部分间隙壁材料层。间隙壁108的材料例如为氧化物、氮化物或其组合。电荷储存结构104、栅极106与间隙壁108构成栅极结构102。之后，在电荷储存结构104 二侧的基底100中形成掺杂区110、112。掺杂区110、112的形成方法例如是以栅极106与间隙壁108为罩幕，进行掺杂工艺，以将所需的掺质(dopant)植入基底100中。当掺质被植入基底100中之后会产生扩散现象。在本实施例中，由于电荷储存结构104与栅极106的侧壁上形成有间隙壁108，因此以栅极106与间隙壁108为罩幕植入掺质之后，间隙壁108可作为掺质扩散的缓冲区。基底100中的掺质并不会大量地扩散至电荷储存结构104的下方，而是扩散至间隙壁108的下方，或极少部分地扩散至电荷储存结构104的下方。也就是说，所形成的掺杂区110、112之间的距离(即记忆体的通道长度)并不会因此而大幅缩短，进而可以避免对记忆体进行操作时产生第二位元效应。接着，请参阅图IC所示，在栅极106与间隙壁108 二侧的基底100中形成沟渠114。 沟渠114的形成方法例如是以栅极106与间隙壁108为罩幕，进行非等向性蚀刻工艺，以移除部分基底100。沟渠114的深度大于掺杂区110、112的深度。在移除部分基底100的过程中，部分的掺杂区110、112也会被同时移除，而保留下位于间隙壁108下方的掺杂区110a、 112a0之后，请参阅图ID所示，在沟渠114中形成隔离结构116，以制成非挥发性记忆体 10。隔离结构116的形成方法例如是先在基底100上形成绝缘材料层，且绝缘材料层覆盖栅极106与间隙壁108，并填满沟渠114。然后，进行平坦化工艺，移除部分绝缘材料层，直到暴露出栅极106。在本实施例中，由于隔离结构116分别形成于栅极结构102 二侧的基底中，因此在对非挥发性记忆体10进行程序化操作时，可以有效地避免程序化干扰的问题。以下将以图ID为例，对本实施例的非挥发性记忆体作说明。请参阅图ID所示，非挥发性记忆体10包括基底100、栅极结构102、掺杂区110a、 掺杂区11 以及一对隔离结构116。栅极结构102配置于基底100上。栅极结构102包括电荷储存结构104、栅极106以及间隙壁108。电荷储存结构104配置于基底100上。电荷储存结构104包括介电层104a、电荷储存层104b以及介电层l(Mc。介电层10 配置于基底100上，作为穿隧介电层。电荷储存层104b配置于介电层10 上，用以储存电荷。 介电层KMc配置于电荷储存层104b上，作为电荷阻挡层。栅极106配置于电荷储存结构 104上。间隙壁108配置于栅极106与电荷储存结构104的侧壁上。掺杂区IlOa与掺杂区11 分别配置于电荷储存结构104 二侧的基底100中，且位于间隙壁108的正下方，并部分地延伸至电荷储存结构104的下方。掺杂区IlOa与掺杂区11 分别作为源极区与漏极区。视实际情况，掺杂区IlOa与掺杂区11 也可以分别作为漏极区与源极区。隔离结构116分别配置于栅极结构102 二侧的基底100中。掺杂区IlOa与掺杂区11 位于隔离结构116之间，且隔离结构116的深度大于掺杂区IlOa与掺杂区11 的深度。此外，在另一实施例中，掺杂区IlOa与掺杂区11 也可以仅位于间隙壁108的下方。图2A至图2D是依照本发明另一实施例所绘示的非挥发性记忆体的制造流程剖面图。在本实施例中，与图IA至图ID中相同的元件将以相同的标号表示，在此不另行描述。 首先，请参阅图2A所示，在基底100上依序形成电荷储存结构104与栅极106。电荷储存结构104是由介电层104a、电荷储存层104b与介电层l(Mc所构成的复合结构。然后，请参阅图2B所示，在电荷储存结构104与栅极106的侧壁上形成间隙壁 108。电荷储存结构104、栅极106与间隙壁108构成栅极结构102。之后，在栅极结构102 二侧的基底100中形成沟渠200。接着，请参阅图2C所示，在电荷储存结构104二侧的基底100中形成掺杂区110b、 112b。掺杂区110b、112b的形成方法例如是以栅极106与间隙壁108为罩幕，进行掺杂工艺，以将所需的掺质植入沟渠200的侧壁与底部。同样地，当掺质被植入后，间隙壁108可作为掺质扩散的缓冲区。基底100中的一些掺质扩散至间隙壁108的下方，或者极少部分的掺质也会扩散至电荷储存结构104的下方。因此，所形成的掺杂区110b、112b之间的距离(即记忆体的通道长度)并不会因此而大幅缩短，进而可以避免对记忆体进行操作时产生第二位元效应。之后，请参阅图2D所示，在沟渠200中形成隔离结构202，以制成非挥发性记忆体20。隔离结构200的形成方法例如是先在基底100上形成绝缘材料层，且绝缘材料层覆盖栅极106与间隙壁108，并填满沟渠200。然后，进行平坦化工艺，移除部分绝缘材料层，直到暴露出栅极106。同样地，在本实施例中，由于隔离结构202分别形成于栅极结构102 二侧的基底中，因此在对非挥发性记忆体20进行程序化操作时，可以有效地避免程序化干扰的问题。以下将以图2D为例，对本实施例的非挥发性记忆体作说明。请参阅图2D所示，非挥发性记忆体20与非挥发性记忆体10的差异在于在非挥发性记忆体10中，掺杂区IlOa与掺杂区11 位于隔离结构116之间，且隔离结构116的深度大于掺杂区IlOa与掺杂区11 的深度，而在非挥发性记忆体20中，掺杂区IlOb与掺杂区112b则是分别围绕一个隔离结构202，且掺杂区IlOb与掺杂区112b的深度大于隔离结构202的深度。同样地，在另一实施例中，掺杂区IlOb与掺杂区112b也可以仅位于间隙壁108的下方。特别一提的是，在上述各实施例中，电荷储存结构104是由介电层104a、电荷储存层104b与介电层l(Mc所构成的复合结构。在其他实施例中，也可以视实际需求而改变电荷储存结构104的结构。此外，在另一实施例中，上述的栅极结构也可以是由穿隧介电层、浮置栅极、栅间介电层以及控制栅极所构成的结构。如图3与图4所示，图3是依照本发明另一实施例所绘示的非挥发性记忆体的剖面示意图。图4是依照本发明又一实施例所绘示的非挥发性记忆体的剖面示意图。穿隧介电层300配置于基底100上，浮置栅极302配置于穿隧介电层 300上，栅间介电层304配置于浮置栅极302上。控制栅极306配置于栅间介电层304上。 间隙壁108配置于穿隧介电层300、浮置栅极302、栅间介电层304与控制栅极306的侧壁上。栅间介电层304例如为由氧化层/氮化层/氧化层所构成的复合结构。浮置栅极302 作为电荷储存结构。综上所述，在本发明的实施例中，在形成掺杂区时，以栅极与间隙壁为罩幕来进行掺杂，因此当掺质被植入基底中之后，间隙壁可作为掺质扩散的缓冲区。一些掺质扩散至间隙壁下方，而不会仅扩散至电荷储存结构的下方，因此可以有效地避免记忆体的通道长度缩短，进而可以避免对记忆体进行操作时产生第二位元效应，并增加操作裕度。此外，在本发明实施例的非挥发性记忆体中，隔离结构配置于栅极结构二侧的基底中，因此在对非挥发性记忆体进行程序化操作时，可以有效地避免程序化干扰的问题。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种非挥发性记忆体，其特征在于其包括 一基底；一栅极结构，配置于该基底上，该栅极结构包括一电荷储存结构，配置于该基底上；一栅极，配置于该电荷储存结构上；及一间隙壁，配置于该栅极与该电荷储存结构的侧壁上；一第一掺杂区与一第二掺杂区，分别配置于该电荷储存结构二侧的该基底中，且至少位于该间隙壁的下方；以及一对隔离结构，分别配置于该栅极结构二侧的该基底中。
2.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的第一掺杂区与该第二掺杂区位于该对隔离结构之间，且该对隔离结构的深度大于该第一掺杂区与该第二掺杂区的深度。
3.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的第一掺杂区与该第二掺杂区分别围绕该对隔离结构中的一者，且该第一掺杂区与该第二掺杂区的深度大于该对隔离结构的深度。
4.一种非挥发性记忆体的制造方法，其特征在于其包括以下步骤 提供一基底；在该基底上形成一电荷储存结构与一栅极； 在该电荷储存结构与该栅极的侧壁上形成一间隙壁； 在该电荷储存结构二侧的该基底中形成一掺杂区； 在该栅极与该间隙壁二侧的该基底中形成一沟渠；以及在该沟渠中形成一隔离结构。
5.根据权利要求4所述的非挥发性记忆体的制造方法，其特征在于其中所述的沟渠的深度大于该掺杂区的深度。
6.根据权利要求4所述的非挥发性记忆体的制造方法，其特征在于其中所述的掺杂区围绕该沟渠，且该掺杂区的深度大于该沟渠的深度。
7.根据权利要求4所述的非挥发性记忆体的制造方法，其特征在于其中所述的隔离结构的形成方法包括在该基底上形成一绝缘材料层，且该绝缘材料层覆盖该栅极与该间隙壁，并填满该沟渠；以及进行平坦化工艺，移除部分该绝缘材料层，直到暴露出该栅极。
8.一种非挥发性记忆体，其特征在于其包括 一基底；二栅极结构，配置于该基底上，每一栅极结构包括一电荷储存结构，配置于该基底上；以及一栅极，配置于该电荷储存结构上；一掺杂区，配置于该基底中且位于该些栅极结构之间；以及一隔离结构，配置于该掺杂区中。
9.根据权利要求8所述的非挥发性记忆体，其特征在于其中所述的隔离结构的深度大于该掺杂区的深度。
10.根据权利要求8所述的非挥发性记忆体，其特征在于其中所述的掺杂区的深度大于该隔离结构的深度。
全文摘要
本发明是有关于一种非挥发性记忆体及其制造方法。此非挥发性记忆体包括基底、栅极结构、第一掺杂区、第二掺杂区以及一对隔离结构。栅极结构配置于基底上。栅极结构包括电荷储存结构、栅极以及间隙壁。电荷储存结构配置于基底上。栅极配置于电荷储存结构上。间隙壁配置于栅极与电荷储存结构的侧壁上。第一掺杂区与第二掺杂区分别配置于电荷储存结构二侧的基底中，且至少位于间隙壁的下方。此对隔离结构分别配置于栅极结构二侧的基底中。本发明还提供了一种非挥发性记忆体的制造方法。藉此本发明可以避免非挥发性记忆体在操作时产生第二位元效应与程序化干扰。
文档编号H01L27/115GK102468305SQ20101055534
公开日2012年5月23日 申请日期2010年11月19日 优先权日2010年11月19日
发明者卢道政, 吴冠纬, 张耀文, 杨怡箴 申请人:旺宏电子股份有限公司