技术总结
本发明属于伪随机数序列高速生成领域，具体涉及一种流水线化的组合式伪随机数发生器。流水线化的组合式伪随机数发生器，包括随机数据源模块，“0”、“1”序列生成模块，扰乱排序模块，SHA_1发散模块和伪随机序列存储器模块。本发明基于流水线化的组合式伪随机数发生器经过测试，验证了能够产生具有更好的统计特性和更高的安全性的随机数序列，并且设计成本较为低廉，能够提高应用于芯片加密以及计算机仿真等领域的效率。
技术研发人员：姚爱红;闫健;周文彬;雷磊;张建国
受保护的技术使用者：哈尔滨工程大学
文档号码：201310296057
技术研发日：2013.07.15
技术公布日：2017.02.01