主板调试电路的制作方法
【专利摘要】本发明的主板调试电路包括一调试接口、与调试接口相连的一切换单元、与切换单元相连的一控制信号输出单元、及与切换单元相连的一平台控制中枢和微处理器。所述调试接口连接在所述切换单元与一调试设备之间。所述切换单元接收控制信号输出单元的发出的控制信号，并选择地将平台控制中枢或微处理器的数据信号通过调试接口传递至所述调试设备。
【专利说明】主板调试电路
【技术领域】
[0001] 本发明涉及一种主板调试电路。
【背景技术】
[0002] 在目前服务器设计中我们需要通过基本输入输出系统（Basic Input Output System, BIOS)来对主板的平台控制中枢（Platform Controller Hub, PCH)及微处理器 (Central Processing Unit, CPU)进行故障调试。在调试中，通常对PCH与CPU分别配置 一个连接到主板上的接口连接器，这样，不仅占用主板上的空间，而且在切换PCH与CPU的 调试时，需更换相应的接口连接器，从而导致调试效率降低。
【发明内容】
[0003] 本发明提供一种能使平台控制中枢和微处理器共用一个调试接口的主板调试电 路。
[0004] 一种主板调试电路，包括： 一平台控制中枢，包括第一组数据引脚及第二组数据引脚； 一微处理器，包括第一组数据引脚及第二组数据引脚； 一控制信号输出单兀，用于输出一控制信号； 一切换单元，包括逻辑控制引脚、第一组输入端、第二组输入端及输出端，所述平台控 制中枢的第一及第二组数据引脚与切换单元的第一组输入端相连，所述微处理器的第一及 第二组数据引脚与切换单元的第二组输入端相连，所述切换单元的逻辑控制引脚接收所述 控制信号输出单元发出的控制信号，并根据控制信号的逻辑状态选择性地将第一组输入端 接收到的平台控制中枢的数据信号或第二组输入端接收到微处理器的数据信号通过所述 输出端输出； 一调试接口，连接于所述切换单元，所述调试接口的输入端与所述切换单元的输出端 相连，用于将切换单元输出端的数据信号传递至与调试接口相连的一调试设备。
[0005] 本发明的主板调试电路能使平台控制中枢及微处理器通过一个切换单元共用一 个调试接口，并由切换单元根据控制信号输出单元发出的控制信号，选择地将平台控制中 枢的数据信号或微处理器的数据信号通过所述调试接口传递至外部调试设备。从而，不仅 节省主板上的空间，还可以方便调试，提高调试效率。
【专利附图】
【附图说明】
[0006] 图1是本发明主板调试电路与一调试设备连接的较佳实施例的方框图。
[0007] 图2是本发明主板调试电路的较佳实施例的电路图。
[0008] 主要元件符号说明
【权利要求】
1. 一种主板调试电路，包括： 一平台控制中枢，包括第一组数据引脚及第二组数据引脚； 一微处理器，包括第一组数据引脚及第二组数据引脚； 一控制信号输出单兀，用于输出一控制信号； 一切换单元，包括逻辑控制引脚、第一组输入端、第二组输入端及输出端，所述平台控 制中枢的第一及第二组数据引脚与切换单元的第一组输入端相连，所述微处理器的第一及 第二组数据引脚与切换单元的第二组输入端相连，所述切换单元的逻辑控制引脚接收所述 控制信号输出单元发出的控制信号，并根据控制信号的逻辑状态选择性地将第一组输入端 接收到的平台控制中枢的数据信号通过所述输出端输出或将第二组输入端接收到微处理 器的数据信号通过所述输出端输出； 一调试接口，连接于所述切换单元，所述调试接口的输入端与所述切换单元的输出端 相连，用于将切换单元输出端的数据信号传递至与调试接口相连的一调试设备。
2. 如权利要求1所述的主板调试电路，其特征在于：所述切换单元包括第一切换芯片 和第二切换芯片，所述第一及第二切换芯片的使能引脚均接地，第一及第二切换芯片的接 地引脚均接地，所述第一及第二切换芯片的电压引脚均连接一电压源，所述第一及第二切 换芯片均包括第一组输入端及第二组输入端，所述切换单元的第一组输入端包括第一及第 二切换芯片的第一组输入端，所述切换单元的第二组输入端包括第一及第二切换芯片的第 二组输入端，第一及第二切换芯片的第一组输入端和第二组输入端均包括四个输入引脚， 第一及第二切换芯片的输出端包括四个与调试接口相连并用以将的输出引脚，切换单元的 第一组输入端或第二组输入端接收到的信号传递至调试接口，所述第一及第二切换芯片的 逻辑控制引脚接收控制信号输出单元发出的控制信号，当控制信号输出单元发出的控制信 号为高电平时，第一及第二切换芯片输出第一组输入端接收到的平台控制中枢的数据信 号，并将该平台控制中枢的数据信号通过所述调试接口传递至所述调试设备；当控制信号 输出单元发出的控制信号为低电平时，第一及第二切换芯片输出第二组输出端接收到的微 处理器的数据信号，并将该微处理器的数据信号通过所述调试接口传递至所述调试设备。
3. 如权利要求2所述的主板调试电路，其特征在于：所述控制信号输出单元包括一连 接器及一跳帽，所述连接器的第一引脚通过一第一电阻连接所述电压源，所述连接器的第 二引脚与所述第一及第二切换芯片的逻辑控制引脚相连，且通过一第二电阻连接所述电压 源，所述连接器的第三引脚通过一第三电阻接地，当所述跳帽将所述连接器的第一及第二 引脚相连时，所述连接器的第二引脚输出一高电平控制信号给所述第一及第二切换芯片的 逻辑控制引脚；当所述跳帽将所述连接器的第二及第三引脚相连时，所述连接器的第二引 脚输出一低电平控制信号给所述第一及第二切换芯片的逻辑控制引脚。
4. 如权利要求2所述的主板调试电路，其特征在于：所述第一切换芯片的使能引脚通 过一第四电阻接地，所述第二切换芯片的使能引脚通过一第五电阻接地。
【文档编号】G06F11/22GK104298575SQ201310296286
【公开日】2015年1月21日 申请日期:2013年7月16日 优先权日:2013年7月16日
【发明者】周武, 阳梦良 申请人:鸿富锦精密电子(天津)有限公司, 鸿海精密工业股份有限公司