基于冗余构架的arm嵌入式控制系统及控制方法
【专利摘要】本发明涉及一种基于CPU冗余设计和总线接口冗余设计的ARM（XScalePXA255处理器）嵌入式控制系统，包含主、从CPU板、网络板、CAN板、289A板、CAN板、A/D板、KGIO板、电源板和SBUS底板。其中，CPU板实现了CPU的冗余，网络板实现了网络总线接口的冗余，CAN板实现了CAN总线接口的冗余，289A板实现了289A总线接口的冗余。通过硬件FPGA仲裁和软件的驱动及可重入断点的协同设计实现了CPU的冗余、网络总线接口的冗余、CAN总线接口的冗余、289A总线接口的冗余。
【专利说明】基于冗余构架的顯嵌入式控制系统及控制方法
[0001]
【技术领域】
[0002]本发明涉及仙1 03⑶16 ？乂八255处理器)嵌入式软硬件开发技术，具体来说是一种基于0^冗余和总线接口冗余的八咖嵌入式控制系统的设计。
【背景技术】
[0003]嵌入式控制系统的在工作时可能发生如下故障:1、0^异常死机运行温度过高或者0^程序跑飞都会导致0^异常死机现象；2、总线通讯故障:例如通讯线缆损坏，造成通讯中断，或者干扰信号窜入通讯总线上导致烧毁总线接口器件。所述故障会导致整个系统无法正常运作。
【发明内容】
[0004]本发明解决的问题是现有嵌入式控制系统会因为0^异常死机或总线通讯故障而导致整个系统无法正常工作；为解决所述问题本发明提供一种基于0^冗余和总线接口冗余的4咖嵌入式控制系统及控制方法。
[0005]本发明所提供的基于0^冗余和总线接口冗余的仙1嵌入式控制系统，包括:1(2板、289八板，0^板、八/0板、1(610板、卩？01电源板和3冊3底板；所述1(2板包括1(2-八接口板、以-8接口板、1(2-(:接口板在2-八接口板包含主0^系统，1(2-8接口板包含从0^系统，1(2-0接口板包含2路以太网接口；所述1(2-八接口板、1(2-8接口板、1(2-0接口板相互通讯；所述1(2-(:接口板、289八板，0^板、八/0板、％10板与3冊3板通过控制总线通讯；所述即0胃电源板通过电源线为控制系统供电。
[0006]进一步，所述1(2板使用了？乂八255作为系统的主处理器；所述1(2-八接口板包括:第一？?以、第一驱动电路、处理器八系统、第一秒脉冲信号差分接收器以及第一复位电路接收器；所述处理器八系统包括主0^系统和主看门狗脉冲计数模块、第一 、第一 30狀1、第一调试接口 ；所述1(2-8接口板包括:第二？?以、第二驱动电路、处理器8系统、第二秒脉冲信号差分接收器以及第二复位电路接收器；所述处理器8系统包括从0^系统和从看门狗脉冲计数模块、第二几…!!、第二 30狀1、第二调试接口；工作时，首先处理器八系统工作，1(2-(:接口板内的第三？？以内的仲裁切换模块通过主看门狗脉冲计数模块开始计数(计数对象是否需要说明？),并读取计数是否正常，如果正常，则继续重复计数；如果计数不正常，则冗余切换到处理器8系统工作。
[0007]进一步，总线接口冗余包括网络接口冗余、289八总线接口冗余和0^总线接口冗余；网络接口的构成包括处理器、可编程控制器、驱动电路、以太网控制器和以太网变压器；正常工作状态中，运行在以太网接口进行网络通讯，8-以太网接口设定在不工作状态；故障状态下，运行在0^系统上的驱动程序发现八-以太网接口通讯不正常，所述驱动程序改用8-以太网接口进行通讯，并通过设定其采用同一嫩地址，同一I？地址，重新建立以太网通讯，实现以太网的冗余切换。
[0008]本发明所提供的基于0^冗余和总线接口冗余的八咖嵌入式控制系统的控制方法，包括:步骤一、控制系统开始工作，处理器八系统工作，处理器8系统不工作；步骤二、判断处理器八系统是否正常工作，如果处理器八系统正常工作，则继续；如果处理器八系统发生故障，则由1(2-八模板上的仲裁切换模块将系统内的数据线、地址线、控制线从处理器八系统切换至处理器8系统；步骤三、控制总线切换到处理器8系统，根据从处理器八系统传输来的关键数据，切换到上个重入断点处，然后程序继续向下运行。
[0009]进一步，判断处理器八系统是否正常工作的方法是，采用1(2-(:接口板内的第三内的仲裁切换模块通过主看门狗脉冲计数模块开始计数，0？^每隔0.5 ！118对计数模块的计数器进行加1操作，每隔20！118读取计数值是否为0，如果不为0，则计数器清零继续重复计数；如果计数为0，说明0^工作不正常，则冗余切换到处理器8系统工作。
[0010]本发明的优点是冗余和总线接口冗余设计的仙？乂八255处理器)嵌入式控制系统包括了两个方面:硬件的冗余设计和软件的冗余设计。0^冗余:是通过热备份一套处理器系统，来实现的双机冗余。“处理器八系统”在发生故障后，通过软件以及硬件共同配合完成0^系统的快速切换至“处理器8系统”，“处理器8系统”继续工作。用户的应用软件必须按照0^冗余的设计原则，采用“可重入断点”的设计实现“0^系统冗余”。总线接口的冗余:网络总线、总线、289八总线采取了冗余设计，通过热备份，实现“八总线接口 ”故障后快速切换至“8总线接口 ”。通过？？以的译码，分别编址，保证单独的0^系统可以控制所有的总线接口。通过编写相应的驱动软件，实现总线接口的冗余切换的功能，总线接口的冗余切换是由驱动程序控制，实现冗余切换与应用软件的无关性。
[0011]0^冗余设计和总线接口冗余设计可以提高仙1？乂八255处理器)嵌入式控制系统的可靠性，可以降低单点失效导致整个系统崩溃的概率。
【专利附图】
【附图说明】
[0012]图1是本发明提供的基于0^冗余和总线接口冗余的八咖嵌入式控制系统的结构示意图；
图2是本发明提供的基于0^冗余和总线接口冗余的仙1嵌入式控制系统的工作原理框图；
图3是1(2板结构图；
图4是主、从原理图(左边主右边从⑶扔；
图5是第一、第二 ？？以内的仲裁切换模块的流程框图；
图6是“处理器八系统”软件流程示意图；
图7是“处理器8系统”软件流程示意图；
图8是网络接口板原理框图；
图9是289八板原理框图；
图10是板的原理框图。
【具体实施方式】
[0013]下面结合附图对本发明作进一步详细说明八咖？乂八255处理器)嵌入式控制系统采用了以嵌入式微处理器为核心单元的设计。在处理器的周边扩展了 10/100兆以太网总线接口、289八板、0^板，另外还有八/0板、开关量输入出板(狀⑴板),来完成对外部设备的通讯和控制功能。可编程逻辑器件(冲以)协助处理器完成0^系统的冗余切换。
[0014]仙1？乂八255处理器)嵌入式控制系统中包括7种接口板，分别是42板(包括1(2-八模板，1(2-8模板，1(2-(:模板)、289八板，0^板、八/0板、％10板、即01板和3冊3底板。1(2-八接口板包含1个独立的0^系统(为主⑶⑴，1(2-8接口板包含1个独立的0^系统(为从⑶扔，1(2-(:接口板包含2路以太网接口，各个接口板的译码电路和冗余仲裁切换功能模块。289八板包含冗余的289八通讯接口。0^板包含冗余的通讯接口。八/0板包含了八/0接口。％10板包含1/0接口。即01板和3冊3底板包含了供电电源和各个板卡的接口。
[0015]0？^冗余系统的冗余设计是通过软件硬件的协同设计实现的。软件通过建立可重入断点的设计，在0^冗余切换的时候通过重入断点的恢复，达到0^运行接管。在可重入断点处通过将关键数据由“处理器八系统”传输至“处理器8系统”。在进行0^冗余切换后，“处理器8系统”根据最新收到的关键数据，在可重入断点处继续进行软件的接管运行，实现冗余切换。
[0016]硬件通过建立一个端口检测的看门狗和？？以内的仲裁切换模块。由？？以内的仲裁切换模块，根据看门狗的工作状态，以及端口检测的结果来判别0^系统是否出现故障，需要冗余切换。通过？?以内的仲裁切换模块，可以实现在很短的时间内系统的数据线，地址线，控制线从“处理器八系统”切换至“处理器8系统”。
[0017]总线接口冗余包括网络接口冗余、289八总线接口冗余和0^总线接口冗余。网络接口的构成包括处理器、可编程控制器、驱动电路、以太网控制器和以太网变压器。正常工作状态中，运行在系统上的驱动程序以太网接口”进行网络通讯，“8-以太网接口”设定在不工作状态。故障状态下，运行在0^系统上的驱动程序发现“八-以太网接口”通讯不正常，它可以实现软件切换，不继续使用“8-以太网接口 ”，而是改用“8-以太网接口 ”进行通讯，并通过设定其采用同一嫩地址，同一 I？地址，重新建立以太网通讯，实现以太网的冗余切换。289八总线是美国军方和政府为航空设备数据总线定义的军用标准。289八总线具有完备的规范、网络结构简单、终端扩展方便、相对易于实现冗余等优点，越来越广泛应用于航空、航天和导弹武器系统中。本系统的289八协议接口器件在8(: /11模式下进行工作。在系统工作时289八协议接口器件工作在8(:模式下。289八总线本身就是冗余总线(八总线和8总线),4总线出现故障时可切换到8总线上进行信息传输。总线的冗余:正常工作状态中，运行在0^系统上的驱动程序设定“八总线接口 ’，进行通讯，而“8-0^总线接口 ”设定为侦听模式。故障状态下，运行在0^系统上的驱动程序发现其中一个“八^八^总线接口 ”通讯不正常，它可以进行软件切换，设定该一个“八总线接口 ”为侦听模式，而是改用“8-0^总线接口 ”中与之对应的接口进行通讯，并通过设定其采用同一地址，重新建立总线通讯，从而实现总线接口的冗余切换。
[0018]图1是本发明提供的基于⑶口冗余和总线接口冗余的仙1嵌入式控制系统的结构示意图，其中1(2-八板和1(2-8板为⑶口冗余板，1(2-(:板实现网络冗余设计，板、289八板、0^^板采用冗余设计。
[0019]图2是冗余设计的仙？乂八255处理器)嵌入式控制系统的原理框图，⑶口、网络接口、总线接口、289八总线接口采用了冗余设计。
[0020]图3是1(2板结构图，12板使用了？乂八255作为系统的主处理器，通过主处理器提供的存储器扩展接口实现30狀1和的扩展，还扩展了 6418 30狀1、3218 ？1^兕、10/1001以太网控制器、定时器、秒脉冲处理及冗余裁决切换功能模块。
[0021]图4是主、从0^原理图(左边主0^，右边从⑶奶，每个独立0^系统均包含秒脉冲信号模块，以及复位电路，11118定时器，62.51118定时器，和1001118定时器。当主出现故障时切换到从系统。
[0022]图5是？？以内的仲裁切换模块的流程框图，？？以内的仲裁切换模块通过看门狗脉冲计数模块来判断“处理器八系统”是否工作正常，如果判断故障则可以实现在很短的时间内系统的数据线，地址线，控制线从“处理器八系统”切换至“处理器8系统”。
[0023]图6是“处理器八系统”软件流程，在“处理器八系统”上运行的上层程序，在每一个“重入断点”处通过将关键数据传输至“处理器8系统”。
[0024]图7是“处理器8系统”软件流程，系统总线切换到“处理器8系统”后。根据从“处理器八系统”传输过来的关键数据，切换到上个“重入断点”处，然后程序继续向下运行，完成切换0^系统。
[0025]图8是网络接口板原理框图。运行在系统上的驱动程序发现“八-以太网接口”通讯不正常，可以实现软件切换，改用“8-以太网接口”进行通讯，并通过设定其采用同一嫩地址，同一 I？地址，重新建立以太网通讯，实现以太网的冗余切换。
[0026]图9是289八板原理框图。系统工作时289八协议接口器件工作在80模式下，289八总线本身就是冗余总线(八总线和8总线兄
[0027]图10是0^板的原理框图。运行在0^系统上的驱动程序发现其中一个“八总线接口 ”通讯不正常，它可以进行软件切换，设定“八总线接口 ”为侦听模式，切换到“8-0^总线接口 ”进行通讯，并通过设定同一地址，建立总线通讯，实现总线接口的冗余切换。
[0028]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种基于CPU冗余和总线接口冗余的ARM嵌入式控制系统，其特征在于，包括:KZ板、289A板、CAN板、A/D板、KG1板、RPOff电源板和SBUS底板；所述KZ板包括KZ-A接口板、KZ-B接口板、KZ-C接口板；KZ-A接口板包含主CPU系统，KZ-B接口板包含从CPU系统，KZ-C接口板包含2路以太网接口；所述KZ-A接口板、KZ-B接口板、KZ-C接口板相互通讯；所述KZ-C接口板、289A板、CAN板、A/D板、KG1板与SBUS板通过控制总线通讯；所述RPOW电源板通过电源线为控制系统供电。
2.依据权利要求1所述的基于CPU冗余和总线接口冗余的ARM嵌入式控制系统，其特征在于，所述KZ板使用了 XScale PXA255作为系统的主处理器；所述KZ-A接口板包括:第一 FPGA、第一驱动电路、处理器A系统、第一秒脉冲信号差分接收器以及第一复位电路接收器；所述处理器A系统包括主CPU系统和主看门狗脉冲计数模块、第一 FLASH、第一 SDRAM、第一调试接口 ；所述KZ-B接口板包括:第二 FPGA、第二驱动电路、处理器B系统、第二秒脉冲信号差分接收器以及第二复位电路接收器；所述处理器B系统包括从CPU系统和从看门狗脉冲计数模块、第二 FLASH、第二 SDRAM、第二调试接口 ；工作时，首先处理器A系统工作，KZ-C接口板内第三FPGA内的仲裁切换模块通过主看门狗脉冲计数模块开始计数，CPU每隔.0.5 ms对计数模块的计数器进行加I操作，每隔20ms读取计数值是否为0，如果不为0，则计数器清零继续重复计数；如果计数为0，说明CPU工作不正常，则冗余切换到处理器B系统工作。
3.依据权利要求1所述的基于CPU冗余和总线接口冗余的ARM嵌入式控制系统，其特征在于，总线接口冗余包括网络接口冗余、289A总线接口冗余和CAN总线接口冗余；网络接口的构成包括处理器、可编程控制器、驱动电路、以太网控制器和以太网变压器；正常工作状态中，运行在CPU系统上的驱动程序A-以太网接口进行网络通讯，B-以太网接口设定在不工作状态；故障状态下，运行在CPU系统上的驱动程序发现A-以太网接口通讯不正常，所述驱动程序改用B-以太网接口进行通讯，并通过设定其采用同一 MAC地址，同一 IP地址，重新建立以太网通讯，实现以太网的冗余切换。
4.依据权利要求1至3中任意一项所提供的基于CPU冗余和总线接口冗余的ARM嵌入式控制系统的控制方法，其特征在于，包括:步骤一、控制系统开始工作，处理器A系统工作，处理器B系统不工作；步骤二、判断处理器A系统是否正常工作，如果处理器A系统正常工作，则继续；如果处理器A系统发生故障，则由KZ-A模板上的仲裁切换模块将系统内的数据线、地址线、控制线从处理器A系统切换至处理器B系统；步骤三、控制总线切换到处理器B系统，根据从处理器A系统传输来的关键数据，切换到上个重入断点处，然后程序继续向下运行。
5.依据权利要求4所述的控制方法，其特征在于，判断处理器A系统是否正常工作的方法是，采用KZ-C接口板内的第三FPGA内的仲裁切换模块通过主看门狗脉冲计数模块开始计数，CPU每隔0.5 ms对计数模块的计数器进行加I操作，每隔20ms读取计数值是否为.0，如果不为0，则计数器清零继续重复计数；如果计数为0，说明CPU工作不正常，则冗余切换到处理器B系统工作。
【文档编号】G06F11/16GK104424053SQ201310377289
【公开日】2015年3月18日 申请日期:2013年8月27日 优先权日:2013年8月27日
【发明者】戴铮, 邹波, 赵伟忠, 吴洪波, 王家鑫, 李加宝, 陆荣国, 贺占庄, 朱飞 申请人:上海机电工程研究所