半导体结构及其制造方法、硬件描述语言设计结构的制作方法

半导体结构及其制造方法、硬件描述语言设计结构的制作方法
【专利摘要】本文公开了一种半导体结构及其制造方法、硬件描述语言设计结构，具体公开了形成在半导体材料上的穿透硅过孔(TSV)和接触体、制造方法以及设计结构。该方法包括在形成于基板上的电介质材料中形成接触孔。该方法还包括在基板中以及穿过电介质材料形成过孔。该方法还包括利用沉积技术使接触孔和电介质材料具有金属衬垫，所述沉积技术将避免衬垫在形成于基板中的过孔中形成。该方法还包括用金属填充接触孔和过孔，使得金属形成在接触孔中的衬垫上或者在基板上直接形成在过孔中。
【专利说明】半导体结构及其制造方法、硬件描述语言设计结构
【技术领域】
[0001]本发明涉及半导体结构，更具体地，涉及在半导体材料上形成的穿透硅过孔(TSV)和接触体、制造方法以及设计结构。
【背景技术】
[0002]穿透硅过孔(TSV)用于众多应用，包括用于RF器件的低电感接地连接。典型地，TSV由与基板电绝缘的钨或铜填充。在这些工艺中，利用TiN衬垫，基板与钨绝缘，以避免TSV内的硅的退化。众所周知，硅的退化导致基板的破裂以及断裂强度(fracturestrength)降低。
[0003]与铜填充的TSV相比，钨填充的TSV具有许多优点。例如，钨可通过化学气相沉积(CVD)而沉积，因此易于填充高深宽比(aspect ratio)的过孔。但是,与铜相比,鹤的缺点在于弹性模量高。钨填充的TSV与铜填充的TSV相比，高弹性模量继而导致硅中的更高应力。因而，与铜填充的TSV相比，钨填充的TSV的晶片破裂和裸芯破裂的风险更高。
[0004]例如，图1表示不同构造的晶片的断裂强度。更确切地，图1表示没有TSV以及在另外的工艺中的硅晶片的断裂强度。例如，点“A”处所示的断裂强度代表没有TSV的硅晶片。另一方面，点“B”代表具有刻蚀进入基板中的TSV的晶片的断裂强度。如图所示，与没有TSV的硅晶片相比，点“B”在强度方面展现出大约50%的减少。点“C”、“D”、“E”代表填充钨的晶片柱(wafer post)的断裂强度。这里，又一次地，点“C”、“D”和“E”处的断裂强度甚至比点“B”更低。如点“F”所示，变少以后，晶片又重新获得一些强度。虽然晶片重新获得一些断裂强度，但是它永远不会展现出与点“A”处所示相同的强度，而且勉强大于点“B”处。因此，如该曲线图所示，通过具有TSV，断裂强度大大减小，而通过利用传统的钨填充工艺，断裂强度甚至被进一步减小。
[0005]因此，在本领域中需要克服上文所述的不足和限制。

【发明内容】

[0006]在本发明的一方面，一种方法包括在形成于基板上的电介质材料中形成接触孔。所述方法还包括形成在基板中且穿过电介质材料的过孔。所述方法还包括利用沉积技术使接触孔和电介质材料具有金属衬垫，所述沉积技术将避免衬垫形成在基板中形成的过孔中。该方法还包括用金属填充接触孔和过孔，使得金属形成在接触孔中的衬垫上并且在基板上直接形成在过孔中。
[0007]在本发明的另一方面，所述方法包括在形成于基板上的电介质材料中形成接触孔。所述方法还包括形成在基板中且穿过电介质材料的过孔，其中过孔以星形图案形成。该方法还包括至少使接触孔具有金属衬垫。该方法还包括用金属填充接触孔和过孔，使得金属形成在接触孔中的衬垫上。
[0008]在本发明的一方面，结构包括设在基板中的穿透硅过孔，其包括直接沉积在基板上的金属。该结构还包括接触体，所述接触体设在基板顶部上的电介质层中并且包括金属衬垫和直接形成在金属衬垫上的金属。
[0009]在本发明的另一方面，提出一种有形地包含在机器可读存储介质中的设计结构，用于设计、制造或测试集成电路。所述设计结构包括本发明的结构。在另外的实施例中，编码在机器可读数据存储介质中的硬件描述语言(HDL)设计结构包括单元(element)，当该单元在计算机辅助设计系统中被处理时，该单元产生本发明的穿透硅过孔晶片和/或接触体的机器可执行表示。在另外的实施例中，提出一种在计算机辅助设计系统中用于产生穿透硅过孔晶片的功能设计模型的方法。该方法包括产生本发明的穿透硅过孔晶片的功能表
/Jn o
[0010]具体地，在本发明的另一方面，硬件描述语言(HDL)设计结构有形地存储在计算机可读存储介质中。所述HDL设计结构包括单元,当所述单元在计算机辅助设计系统中被处理时，该单元产生半导体器件的机器可执行表示，其被执行用于设计、制造或测试半导体器件。所述HDL设计结构包括:穿透硅过孔，所述穿透硅过孔设在基板中且包括直接沉积在基板上的金属；以及接触体，所述接触体设在基板顶部上的电介质层中，并且包括金属衬垫和直接形成在金属衬垫上的金属。
【专利附图】

【附图说明】
[0011]通过本发明的示例实施例的非限制性示例，参考标出的多张附图，在以下的详细说明中详细描述本发明。
[0012]图1表示在传统的穿透硅过孔中的晶片断裂强度的曲线图；
[0013]图2-5表示根据本发明各方面的工艺步骤和各自的结构；
[0014]图6a和6b表示根据本发明各方面的用于穿透硅过孔(TSV)和各制造工艺的替代图案；
[0015]图7表示根据本发明制造的结构和其它结构的断裂强度的对比曲线图；以及
[0016]图8表示用在半导体设计、制造和/或测试中的设计过程的流程图。
【具体实施方式】
[0017]本发明涉及半导体结构，更具体地，涉及穿透硅过孔(TSV)和形成在半导体材料上的接触体、制造方法以及设计结构。在更加确切的实施例中，通过使用选择性衬垫沉积工艺，用例如难熔金属形成接触体。在实施例中，由于本发明执行选择性衬垫沉积工艺，TSV将完全没有或基本上没有这种衬垫金属。在实施例中，选择性衬垫沉积工艺是例如金属溅射技术。在可替代的实施例中，TSV可以形成在星形构造中，具有衬垫或没有任何衬垫材料。有利的是，在任一种TSV实施中，TSV将表现出增加的断裂强度。
[0018]在更加确切的实施例中，本发明改善了具有钨填充的TSV的硅的断裂强度。选择性衬垫技术可被用来在接触孔中形成衬垫(liner)。例如，溅射的Ti/W衬垫或其它难熔金属可在接触孔中沉积到相当大的厚度(> IOnm)(例如，用于形成接触体)，从而提供低接触电阻。但是，对于TSV来说，由于用来形成TSV的过孔的尺寸，Ti/W衬垫或其它难熔金属的厚度是微不足道的，例如<< 10nm。
[0019]在实施例中，接触体与TSV的衬垫的比是10: I或者更大。这是因为例如接触孔和(TSV的)过孔的尺寸(例如深度和宽度)，以及选择性衬垫沉积工艺。在实施例中，钨或其它填充金属可直接沉积在过孔中的硅上，形成TSV。钨(或在此所述的其它金属填充材料)对于硅的粘附力远高于CVD TiN(或其它衬垫材料)对于硅的粘附力。因此，根据本发明的制造工艺所形成的结构将展现出用于裂纹成核(crack nucleation)(在TSV中的金属-硅界面处)的增加的临界应力，导致更高的断裂强度。在可替代的实施例中，可以星形布图图案化TSV，这减少了与其它金属填料钨相邻的硅(或其它半导体材料)中的应力，导致裂纹生长的驱动力(driving force)更小。
[0020]图2表示根据本发明各方面的工艺步骤和各自的中间结构。特别地，结构5包括基板10。在实施例中，基板10可以是任何半导体基板，例如硅(Si)、SiGe、砷化镓(GaAs)等。在实施例中，浅沟槽隔离(STI)结构15形成在基板10中，处于有源或无源器件20之间。在实施例中，可用传统的光刻、刻蚀和沉积工艺，用氧化物形成STI结构15。例如，抗蚀剂可形成在基板10上并且暴露于光下从而形成图案(开口)。然后可执行反应离子刻蚀(RIE)，从而在基板10中形成沟槽。那么，利用诸如化学气相沉积(CVD)的传统的沉积工艺，沟槽可由诸如氧化物的绝缘材料填充。形成在基板10的表面上的任何多余的氧化物可利用例如化学机械抛光(CMP)而被去除掉。通过利用本领域普通技术人员熟知因而无需在此进一步解释的传统的器件形成工艺，器件20可被形成在基板10上。例如，器件20可以是全部使用传统工艺形成的场效应晶体管(FET)、双极晶体管等。
[0021]仍参考图2，电介质材料25可形成于包括STI结构15的基板10和器件20之上。电介质材料25可以是任何接触电介质材料，例如氧化物或其它绝缘材料。利用传统的沉积工艺(例如CVD)可形成电介质材料25。在实施例中，利用例如CMP的传统工艺，电介质材料25可被平坦化。接触孔30可形成在电介质材料25中，用以使一个或多个器件20暴露。在实施例中，使用传统的光刻和刻蚀(RIE)工艺形成接触孔30。在实施例中，接触孔30的直径可以是大约0.2微米至I微米，深度可以是大约0.5微米至大约I微米。
[0022]通过掩蔽器件20，过孔(例如通孔)35可利用光刻和刻蚀(RIE)工艺形成在基板10中。在实施例中，用于过孔35的形成的刻蚀工艺可以是Bosch工艺(也称作脉冲或时分多路复用刻蚀(pulsed or time-multiplexed etching))。在实施例中，利用两步骤掩蔽工艺，电介质材料25和基板10可分别被刻蚀以形成过孔35。在另外的实施例中，过孔35可通过使用例如SF6的几乎各向同性等离子体刻蚀的交替和重复标准(alternated andrepeating standard)、接着通过例如C4F8 (八氟环丁烧)的化学惰性钝化层的沉积而形成。在实施例中，例如，过孔35可形成为具有大约50微米或更大的深度、10微米或更小的宽度。举例来说，过孔的深度可以大约是150微米。过孔35形成后，利用例如传统的氧灰化技术(oxygen ashing technique)，可去除掩模。
[0023]在图3中，衬垫40形成在电介质材料25的暴露的表面和暴露的器件20之上。例如，衬垫40可形成在接触孔30中、器件20之上以及电介质材料25的表面上。在实施例中，通过溅射沉积技术形成衬垫40。这样，衬垫40将不会形成在过孔35 (至少在下面几微米深)之中。在实施例中，衬垫40是难熔金属。在更确切的实施例中，举几种材料来说，衬垫是钛、钛钨(TiW)或其合金，或者氮化钛(TiN)。衬垫40可具有大约IOnm至大约50nm的厚度；但是，本发明也设想其它厚度。
[0024]在实施例中，例如溅射工艺的选择性衬垫沉积工艺在接触孔30中定时形成大约IOnm的衬垫。有利的是，由于过孔35的深度和宽度，衬垫40将不会形成在过孔35中的基板10上。在实施例中，接触孔30与过孔35中的衬垫材料的比为10比I或更大。这是由例如接触孔30和过孔35 二者的尺寸(例如，深度和宽度)以及衬垫的选择性沉积工艺的结合导致的。
[0025]在图4中，接触孔30和过孔35同时填充有根据本发明各方面的材料45。在特定实施例中，使用CVD工艺，接触孔30和过孔35填充有钨。在钨沉积之后，利用传统的CMP工艺，可从电介质材料25的顶面去除衬垫40和任何剩余材料(材料45)。在实施例中，有利的是，例如钨的填充材料45可被直接沉积在过孔35内的硅或其它半导体材料上以形成TSV0这样，与传统的有衬垫的TSV结构相比，钨(或其它金属填充材料)对于硅或其它半导体材料的粘附力大大提高。提高的粘附特性继而增加了裂纹成核(在TSV中的金属-硅界面处)的临界应力，导致更高的断裂强度。
[0026]图5表示根据本发明各方面的另外的工艺步骤和各自的结构。如图5中所示，基板(晶片)10的后侧经历研磨或其它去除处理以使过孔35 (现形成为TSV 47)内的材料45暴露。金属镀膜50形成在基板10的后侧上，与TSV 47接触。利用导电粘合剂，将裸芯附连至基板55，形成了与金属镀膜50的电连接。此外，使用传统工艺，另外的结构、器件和/或金属镀层可形成在电介质层25之上,大体上用附图标记60来表不。引线65可在基板55和器件/结构60之间被连接。
[0027]图6a和6b是根据本发明各方面所制造的替代的TSV结构。在图6a和6b中，TSV结构包括星形构造。本领域技术人员应当理解的是，图6a和6b中所示的星形构造是这种构造的示例性的例子，这不应被当做本发明的限制特征。例如，TSV结构可包括比图6a和6b中所示更多或更少的分支(leg)，而不脱离本发明的范围。图6a和6b所示的实施例可结合例如图1至5中所示的实施例使用。
[0028]在实施例中，利用传统的光刻、刻蚀和沉积技术可制造图6a和6b所示的TSV结构。图6a和6b的TSV结构可用在此所述的任何合适的衬垫材料作衬垫，或者可以没有衬垫。在实施例中，衬垫可通过传统的CVD工艺形成。在另外的实施例中，图6a和6b所示的TSV结构可填充有任何合适的金属或金属合金。例如，TSV结构可由任何适合使用的难熔金属(例如钨或铜等)形成。
[0029]在图6a中，TSV结构100包括单个分支IOOa以及围绕分支IOOa的六个分支100b，从而形成星形构造。在实施例中，每个分支IOOaUOOb之间的最小间距可大约为5微米；但本发明设想从大约2微米至大约10微米的间距。在实施例中，还设想大约10微米的间距，但是考虑到这样的间距将会需要额外的芯片空间。在另外的实施例中，如本领域普通技术人员所理解的，间距也可以起填充材料的作用。
[0030]在另外的实施例中，每个分支IOOaUOOb的宽度在从大约I微米至大约10微米的范围中，优选的是大约3微米。应当理解的是，出于刻蚀终止的考虑，例如，为确保所有分支有相同或基本相同的深度，具有相同长度的各个分支优选地具有相同的宽度。因此，在图6a所示的实例中，由于分支IOOa的长度较大，分支IOOa的宽度可比其余的分支IOOb略小，从而确保对于每个分支100a、100b，刻蚀深度保持相同。例如，单个分支IOOa(较长的分支)可具有2.8微米的宽度；而其它较短的分支IOOb可具有大约3微米的宽度。这样，所有的分支IOOaUOOb会具有相同的刻蚀深度。
[0031]图6b表示图6a的TSV结构的变体。更确切地说，在图6b的TSV结构100’中，单个分支被分成两个分支100a’和100a”。TSV结构100’还包括围绕分支100a’和100a”的六个分支100b，以形成星形构造。在实施例中，两个分支100a’和100a”可基本上具有相同的长度和宽度，与分支IOOb—样。因此，在该构造中，刻蚀深度也将是相同或基本相同的。如图6b中所示，每个分支100a’和100a”与IOOb之间的最小间距可以是约5微米；但本发明还设想了大约2微米至大约10微米(以及更大)的间距。此外，每个分支100a’、100a”和IOOb的宽度在从I微米至10微米的范围中，优选约为3微米。例如，分支100a’、100a”和IOOb可各具有大约3微米的宽度。
[0032]图7表示TSV星形构造和其它图案化结构的断裂强度的对比曲线图。在图7中，左侧I轴代表强度(MPa)，右侧y轴代表面积(y m2)，X轴代表不同的TSV图案。如图7中所示，如本领域技术人员会了解的那样，不同的图案包括:环形、星形、16个圆圈(lecircles)、5个短条(5short bar)、方平组织(basket weave)、2个宽条(2bar wide)、5个波形曲线(squiggle)、2 个窄条(2bar narrow) >5bar 4、5bar 2、5bar 3 以及网格图案。如代表性的曲线图中所示，菱形代表金属填充面积，圆形代表衬有TiN的TSV，方形代表衬有TiW的TSV0可以从如图7所示的结果看出，本发明的星形构造提供了用于TiN衬垫和TiW衬垫的显著提高的断裂强度，同时也提供较小的金属面积。很重要的是，较高的金属面积导致相对低的电阻和电感。因此，可以使断裂强度最大化，同时可提供最高的金属面积(即，为了低电感和低电阻)。对于导致高断裂强度的设计来说，星形设计具有最高的金属面积。
[0033]图8是在半导体设计、制造和/或测试中使用的设计过程的流程图。图8示出了例如在半导体IC逻辑设计、仿真、测试、布图和制造中使用的示例性设计流程900的方块图。设计流程900包括用于处理设计结构或器件以产生上述以及图2至图5，图6a和图6b中示出的设计结构和/或器件的逻辑上或其他功能上等同表示的过程、机器和/或机制。由设计流程900处理和/或产生的设计结构可以在机器可读传输或存储介质上被编码以包括数据和/或指令，所述数据和/或指令在数据处理系统上被执行或以其他方式被处理时，产生硬件组件、电路、器件或系统的逻辑上、结构上、机械上或其他功能上的等效表示。机器包括但不限于用于IC设计过程(例如设计、制造或仿真电路、组件、器件或系统)的任何机器。例如，机器可以包括:用于产生掩模的光刻机、机器和/或设备(例如电子束直写仪)、用于仿真设计结构的计算机或设备、用于制造或测试过程的任何装置，或用于将所述设计结构的功能上的等效表示编程到任何介质中的任何机器(例如，用于对可编程门阵列进行编程的机器)。
[0034]设计流程900可随被设计的表示类型而不同。例如，用于构建专用IC(ASIC)的设计流程900可能不同于用于设计标准组件的设计流程900，或不同于用于将设计实例化到可编程阵列(例如，由Altera⑧Inc.或Xilinx:(§) Inc.提供的可编程门阵列(PGA)或现场可编程门阵列(FPGA))中的设计流程900。
[0035]图8示出了多个此类设计结构，其中包括优选地由设计过程910处理的输入设计结构920。设计结构920可以是由设计过程910生成和处理以产生硬件器件的逻辑上等同的功能表示的逻辑仿真设计结构。设计结构920还可以或备选地包括数据和/或程序指令，所述数据和/或程序指令在由设计过程910处理时，生成硬件器件的物理结构的功能表示。无论表示功能和/或结构设计特性，均可以使用例如由核心开发人员/设计人员实施的电子计算机辅助设计(ECAD)生成设计结构920。当编码在机器可读数据传输、门阵列或存储介质上时，设计结构920可以由设计过程910内的一个或多个硬件和/或软件模块访问和处理以仿真或以其他方式在功能上表示例如图2至图5，图6a和图6b中示出的那些电子组件、电路、电子或逻辑模块、装置、器件或系统。因此，设计结构920可以包括文件或其他数据结构，其中包括人类和/或机器可读源代码、编译结构和计算机可执行代码结构，当所述文件或其他数据结构由设计或仿真数据处理系统处理时，在功能上仿真或以其他方式表示电路或其他级别的硬件逻辑设计。此类数据结构可以包括硬件描述语言(HDL)设计实体或遵循和/或兼容低级HDL设计语言(例如Verilog和VHDL)和/或高级设计语言(例如C或C++)的其他数据结构。
[0036]设计过程910优选地采用和结合硬件和/或软件模块，所述模块用于合成、转换或以其他方式处理图2至图5，图6a和图6b中示出的组件、电路、器件或逻辑结构的设计/仿真功能等同物以生成可以包含设计结构(例如设计结构920)的网表980。网表980例如可以包括编译或以其他方式处理的数据结构，所述数据结构表示描述与集成电路设计中的其他元件和电路的连接的引线、分离组件、逻辑门、控制电路、I/O设备、模型等的列表。网表980可以使用迭代过程合成，其中网表980被重新合成一次或多次，具体取决于器件的设计规范和参数。对于在此所述的其他设计结构类型，网表980可以记录在机器可读数据存储介质上或编程到可编程门阵列中。所述介质可以是非易失性存储介质，例如磁或光盘驱动器、可编程门阵列、压缩闪存或其他闪存。附加地或替代地，所述介质可以是可在其上经由因特网或其他适合联网手段传输和中间存储数据包的系统或高速缓冲存储器、缓冲器空间或导电或光导器件和材料。
[0037]设计过程910可以包括用于处理包括网表980在内的各种输入数据结构类型的硬件和软件模块。此类数据结构类型例如可以驻留在库元件930内并包括一组常用元件、电路和器件，其中包括给定制造技术(例如，不同的技术节点，32纳米、45纳米、90纳米等)的模型、布图和符号表示。所述数据结构类型还可包括设计规范940、特征数据950、检验数据960、设计规则970和测试数据文件985，其可以包括输入测试模式、输出测试结果和其他测试信息。设计过程910还可例如包括标准机械设计过程，例如用于诸如铸造、成型和模压成形等操作的应力分析、热分析、机械事件仿真、过程仿真。机械设计领域的普通技术人员可以在不偏离本发明的范围和精神的情况下理解在设计过程910中使用的可能机械设计工具和应用的范围。设计过程910还可包括用于执行诸如定时分析、检验、设计规则检查、布局和布线(place and route)操作之类的标准电路设计过程的模块。
[0038]设计过程910采用和结合逻辑和物理设计工具(例如HDL编译器)以及仿真建模工具以便与任何其他机械设计或数据(如果适用)一起处理设计结构920连同示出的部分或全部支持数据结构，从而生成第二设计结构990。
[0039]设计结构990以用于机械设备和结构的数据交换的数据格式(例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存储或呈现此类机械设计结构的适合格式)驻留在存储介质或可编程门阵列上。类似于设计结构920，设计结构990优选地包括一个或多个文件、数据结构或其他计算机编码的数据或指令，它们驻留在传输或数据存储介质上，并且由ECAD系统处理时生成图2至图5，图6a和图6b中示出的本发明的一个或多个实施例的逻辑上或以其他方式在功能上等同的形式。在一个实施例中，设计结构990可以包括在功能上仿真图2至图5，图6a和图6b中示出的器件的编译后的可执行HDL仿真模型。[0040]设计结构990还可以采用用于集成电路的布图数据交换的数据格式和/或符号数据格式(例如以GDSII (GDS2)、GLU OASIS、图文件或任何其他用于存储此类设计数据结构的适合格式存储的信息)。设计结构990可以包括信息，例如符号数据、图文件、测试数据文件、设计内容文件、制造数据、布图参数、引线、金属级别、通孔、形状、用于在整个生产线中路由的数据，以及制造商或其他设计人员/开发人员制造上述以及图2至图5，图6a和图6b中示出的器件或结构所需的任何其他数据。设计结构990然后可以继续到阶段995，例如，在阶段995,设计结构990:继续到流片(tape-out),被发布到制造公司、被发布到掩模室(mask house)、被发送到其他设计室,被发回给客户等。
[0041]上述方法用于集成电路芯片制造。制造者可以以未加工的晶片形式(即，作为具有多个未封装芯片的单晶片)、作为裸芯片或以封装的形式分发所得到的集成电路芯片。在后者的情况中，以单芯片封装(例如，引线固定到母板的塑料载体或其他更高级别的载体)或多芯片封装(例如，具有一个或两个表面互连或掩埋互连的陶瓷载体)来安装芯片。在任何情况下，所述芯片然后都作为(a)中间产品(如母板)或(b)最终产品的一部分与其他芯片、分离电路元件和/或其他信号处理装置集成。最终产品可以是任何包括集成电路芯片的产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备及中央处理器的闻级计算机广品。
[0042]出于示例目的给出了对本发明的各种实施例的描述，但所述描述并非旨在是穷举的或限于所公开的各实施例。在不偏离所描述的实施例的范围和精神的情况下，对于本领域的普通技术人员而言，许多修改和变化都将是显而易见的。在此使用的术语的选择是为了最佳地解释各实施例的原理、实际应用或对市场中存在的技术的技术改进，或者使本领域的其他普通技术人员能够理解在此公开的各实施例。
【权利要求】
1.一种半导体结构的制造方法，包括:在形成于基板上的电介质材料中形成接触孔；形成在所述基板中且穿过所述电介质材料的过孔；利用沉积技术使所述接触孔和所述电介质材料具有金属衬垫，所述沉积技术将避免所述衬垫在形成于所述基板中的所述过孔中形成；以及用金属填充所述接触孔和所述过孔，使得所述金属形成在所述接触孔中的衬垫上以及在所述基板上直接形成在所述过孔中。
2.根据权利要求1所述的半导体结构的制造方法，其中所述金属是钨，并且同时填充所述接触孔和所述过孔。
3.根据权利要求2所述的半导体结构的制造方法，其中，所述衬垫是难熔金属。
4.根据权利要求3所述的半导体结构的制造方法，其中，所述难熔金属是TiN。
5.根据权利要求3所述的半导体结构的制造方法，其中，所述难熔金属是TiW。
6.根据权利要求1所述的半导体结构的制造方法，其中，所述接触孔在宽度和深度上比所述过孔小。
7.根据权利要求6所 述的半导体结构的制造方法，其中，所述沉积技术包括金属溅射工艺。
8.根据权利要求7所述的半导体结构的制造方法，其中，在所述接触孔中的金属与所述基板内的过孔中的金属的比是10: 1或更大。
9.根据权利要求1所述的半导体结构的制造方法，其中，所述过孔以星形图案形成，并且所述金属是铜。
10.根据权利要求1所述的半导体结构的制造方法，还包括将所述衬垫从所述电介质材料的顶面去除。
11.一种半导体结构的制造方法，包括:在形成于基板上的电介质材料中形成接触孔；形成在所述基板中且穿过所述电介质材料的过孔，其中所述过孔以星形图案形成；使至少所述接触孔具有金属衬垫；以及用金属填充所述接触孔和所述过孔，使得所述金属形成在所述接触孔中的所述衬垫上。
12.根据权利要求11所述的半导体结构的制造方法，还包括使所述过孔具有所述金属衬垫。
13.根据权利要求12所述的半导体结构的制造方法，其中，所述金属是钨。
14.根据权利要求11所述的半导体结构的制造方法，其中，还通过化学气相沉积工艺使衬垫形成在所述过孔中。
15.根据权利要求11所述的半导体结构的制造方法，其中，所述过孔的所述星形图案包括被多个其余分支围绕的单个分支，其中所述单个分支比所述其余分支长并且具有小于所述其余分支的宽度。
16.根据权利要求11所述的半导体结构的制造方法，其中，所述过孔的所述星形图案包括具有基本相同的长度和宽度的分支。
17.—种半导体结构，包括:穿透硅过孔，所述穿透硅过孔设在基板中且包括直接沉积在所述基板上的金属；和 接触体，所述接触体设在所述基板顶部上的电介质层中且包括金属衬垫和直接形成在所述金属衬垫上的金属。
18.根据权利要求17所述的半导体结构，其中，所述穿透硅过孔包括比形成所述接触体的接触孔更深更宽的过孔。
19.根据权利要求18所述的半导体结构，其中，所述穿透硅过孔实质上没有所述金属衬垫。
20.根据权利要求17所述的半导体结构，其中，所述穿透硅过孔是星形图案，所述星形图案包括彼此间隔最小间距的多个分支。
21.一种有形地存储在计算机可读存储介质中的硬件描述语言设计结构，所述硬件描述语言设计结构包括单元，当该单元在计算机辅助设计系统中被处理时，该单元产生半导体器件的机器可执行表示，其被执行用于设计、制造或测试所述半导体器件，其中所述硬件描述语言设计结构包括: 穿透硅过孔，所述穿透硅过孔设在基板中且包括直接沉积在所述基板上的金属；以及 接触体，所述接触体设在所述基板顶部上的电介质层中且包括金属衬垫和直接形成在所述金属衬垫上的金属。`
【文档编号】G06F17/50GK103681474SQ201310447344
【公开日】2014年3月26日 申请日期:2013年9月25日 优先权日:2012年9月25日
【发明者】J.P.甘比诺, C.E.卢斯, D.S.范斯莱特, B.C.韦布 申请人:国际商业机器公司