专利名称：一种将FPGA硬件描述语言VHDL转化为普通Petri网的方法
技术领域：
本发明涉及一种将FPGA硬件描述语言VHDL转为普通Petri网的方法。
背景技术：
FPGA (Field — Programmable Gate Array)是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言(VHDL)所完成的电路设计，可以经过简单的综合与布局，快速地烧录至FPGA上进行测试。FPGA (现场可编程逻辑器件)产品的主要应用领域有通信、消费电子、汽车电子、工业控制、测试测量等。随着技术要求的日渐提高，控制系统规模和结构复杂性增长日渐迅速。比如铁路交通控制系统，系统的状态个数随传感器和执行机构的数目呈现指数级的增长，若某一系统有η个传感器和执行机构，则这个系统状态有2η个，状态数非常庞大，所以FGPA面临着高计算 复杂性的问题。而高计算复杂性带来很多实际问题，比如:VHDL程序设计和程序调试工作量繁琐和巨大，芯片开发周期和成本不可调控；VHDL程序仿真无法验证每个状态(2n)，无法保证程序的正确性和可靠性，而程序出错可能造成严重事故。为了避免上述一些问题的出现，我们需要开发FPGA硬件描述语言VHDL的软件验证方法，利用计算机来完成程序仿真和验证工作，降低程序开发成本，保证程序的正确性和可靠性。因此，需要将VHDL程序模拟为计算机数学模型，即将VHDL程序转换为一种计算机数学模型一-Petri网，以Petri网为工具对VHDL程序进行仿真和验证。Petri网是1960年代德国科学家卡尔.A.佩特里发明的，适合于模拟异步的、并发的动态系统，既有严格的数学表述方式，又有直观的图表达方式。
发明内容
本发明提供了一种将FPGA硬件描述语言VHDL转化为普通Petri网模型的方法。一种将FPGA硬件描述语言VHDL转为普通Petri网的方法，包括如下步骤:步骤1:针对编译成功的VHDL程序，在实体中找到该程序的输入X，输出Y，其中
Xm, Xn e X，Y, Yk e Y，得到关于输入输出的逻辑表达式，称为V2P公式:FX = ν Φ; + ν Ψ,，
J=I J
其中 ,.=K,Wj=YkA(V^Xn) ; I, J, M, N e {N+}，Yk，ξ，Xm，Xn 代表布尔量或布尔
量取反，且*YkJk ’步骤2:令 V2P 公式中的 Yk=Lk, Xm，n=Wm，n 或 Lm, n，其中 Lk，Wm, n，Lm, n 为布尔量或布尔量的逆，得到一个关于L和W的逻辑关系式(1)，为V2P公式的变形:
权利要求
1.一种将FPGA硬件描述语言VHDL转为普通Petri网的方法，其特征在于包括如下步骤:步骤1:针对编译成功的VHDL程序，在实体中找到该程序的输入X，输出Y，其中Xm, Xn e X，Y, Yk e Y，得到关于输入输出的逻辑表达式，称为V2P公式
全文摘要
本发明一种将FPGA硬件描述语言VHDL转换为普通Petri网的方法，针对编译好的VHDL程序，得到输入输出之间的逻辑关系，将输入输出之间的逻辑关系式化简为V2P布尔表达式，将V2P布尔表达式变形，利用变形后的布尔表达式转换为普通Petri网；本发明提供了VHDL程序的建模方法，是FPGA硬件描述语言VHDL的仿真和验证的有力工具。
文档编号G06F17/50GK103093046SQ20131001084
公开日2013年5月8日 申请日期2013年1月11日 优先权日2013年1月11日
发明者叶丹丹, 罗继亮 申请人:华侨大学