一种连续计算大点数幅度概率分布的方法和装置制造方法
【专利摘要】本发明提供一种连续计算大点数幅度概率分布的方法和装置，其中装置由CPLD或FPGA控制单元、A/D采样单元、开关总线、静态存储器SRAM、双口RAM及主机CPU相互连接并相互通讯组成；所述A/D采样单元用于采集接收机或频谱仪变频后并经过抗混叠滤波器后的中频信号发送给开关总线；所述开关总线用于将所述中频信号发送给静态存储器SRAM；所述静态存储器SRAM用于采用预定方式存储并更新所述中频信号；所述主机CPU用于读取所述双口RAM及所述静态存储器SRAM的数据，同时在屏幕上更新整个幅度范围内的概率统计值。采用上述方案，可以实时的准确计算出信号的平均功率,本装置接于接收机或频谱仪的中频后，即可以实现连续APD的测量和平均功率的计算。
【专利说明】一种连续计算大点数幅度概率分布的方法和装置
【技术领域】
[0001]本发明属于幅度概率分布计算【技术领域】，尤其涉及的是一种连续计算大点数幅度概率分布的方法和装置。
【背景技术】
[0002]目前的APD计算方法都是用户设定好一定的点数后，仪器采集足够点数，计算一次APD结果，如果需要的点数比较多，则测试结果需要等待很长时间刷新一次，很难观察到APD的连续变化及特征规律，以及哪种概率分布的信号对通信系统影响最大。
[0003]因此，现有技术存在缺陷，需要改进。
【发明内容】
[0004]本发明所要解决的技术问题是针对现有技术的不足，提供一种连续计算大点数幅度概率分布的方法和装置。
[0005]本发明的技术方案如下:
[0006]一种连续计算大点数幅度概率分布的装置，其中，由CPLD或FPGA控制单元、A/D采样单元、开关总线、静态存储器SRAM、双口 RAM及主机CPU相互连接并相互通讯组成；所述A/D采样单元用于采集接收机或频谱仪变频后并经过抗混叠滤波器后的中频信号发送给开关总线；所述开关总线用于将所述中频信号发送给静态存储器SRAM ;所述静态存储器SRAM用于采用预定方式存储并更新所述中频信号；所述双口 RAM用于存储所有幅度概率分布的瞬时计算结果并使主CPU与CPLD无冲突的访问；所述CPLD或FPGA控制单元用于所述静态存储器SRAM和所述双口 RAM的读写，以及整个幅度范围内幅度概率分布的统计计算；所述主机CPU用于读取所述双口 RAM及所述静态存储器SRAM的数据，同时更新整个幅度范围内的概率统计值，并根据预定方法计算整个幅度范围内的概率的平均功率。
[0007]所述的连续计算大点数幅度概率分布的装置，其中，所述静态存储器SRAM采用的预定方式为每存入一个数据，则将已经存入数据中时间最早的数据删除。
[0008]所述的连续计算大点数幅度概率分布的装置，其中，所述CPLD或FPGA控制单元中的处理时钟为采样时钟的6-12倍。
[0009]所述的连续计算大点数幅度概率分布的装置，其中，所述CPLD或FPGA控制单元由工作状态机和寄存器组成，所述寄存器包括总点数寄存器、中间值寄存器、SRAM环形队列的读地址指针寄存器和写地址指针寄存器；所述工作状态机用于在处理时钟的驱动下完成第一状态及第二状态之间的转换；所述第一状态，将当前新采样数据作为所述双口 RAM的地址指针，读取所述双口 RAM中地址单元的数据并加I再写入所述双口 RAM中地址单元；判断读地址指针寄存器的值若为初始值O且写地址指针寄存器的值加I与总点数寄存器的值是否相同，是则不进行读地址指针寄存器的读写操作和SRAM环形队列的读操作，否则读出静态存储器SRAM中读地址指针寄存器所指的值到中间值寄存器中，再将读地址指针寄存器值加I并对总点数寄存器的值求余赋予读地址指针寄存器，同时写地址指针加I对总点数寄存器求余，并把求余值赋给写地址指针寄存器，把新采样数据写入写地址指针寄存器所指的静态存储器SRAM的单元中；所述第二状态，判断读地址指针寄存器的值是否大于O，否则无操作，是则将中间值寄存器的值输出到双口 RAM的地址总线上，读出双口 RAM的值，并减I再写入到双口 RAM中。
[0010]所述的连续计算大点数幅度概率分布的装置，其中，所述静态存储器SRAM及双口RAM的工作方式为先读后写，完成一个点的计算可控制在3个处理时钟周期之内。
[0011]所述的连续计算大点数幅度概率分布的装置，其中，所述计算整个幅度范围内的概率的平均功率的预定方法的计算公式为:
[0012]
【权利要求】
1.一种连续计算大点数幅度概率分布的装置，其特征在于，由CPLD或FPGA控制单元、A/D采样单元、开关总线、静态存储器SRAM、双口 RAM及主机CPU相互连接并相互通讯组成；所述A/D采样单元用于采集接收机或频谱仪变频后并经过抗混叠滤波器后的中频信号发送给开关总线；所述开关总线用于将所述中频信号发送给静态存储器SRAM ;所述静态存储器SRAM用于采用预定方式存储并更新所述中频信号；所述双口 RAM用于存储所有幅度概率分布的瞬时计算结果并使主CPU与CPLD无冲突的访问；所述CPLD或FPGA控制单元用于所述静态存储器SRAM和所述双口 RAM的读写，以及整个幅度范围内幅度概率分布的统计计算；所述主机CPU用于读取所述双口 RAM及所述静态存储器SRAM的数据，同时更新整个幅度范围内的概率统计值，并根据预定方法计算整个幅度范围内的概率的平均功率。
2.如权利要求1所述的连续计算大点数幅度概率分布的装置，其特征在于，所述静态存储器SRAM采用的预定方式为每存入一个数据，则将已经存入数据中时间最早的数据删除。
3.如权利要求1所述的连续计算大点数幅度概率分布的装置，其特征在于，所述CPLD或FPGA控制单元中的处理时钟为采样时钟的6-12倍。
4.如权利要求3所述的连续计算大点数幅度概率分布的装置，其特征在于，所述CPLD或FPGA控制单元由工作状态机和寄存器组成，所述寄存器包括总点数寄存器、中间值寄存器、SRAM环形队列的读地址指针寄存器和写地址指针寄存器；所述工作状态机用于在处理时钟的驱动下完成第一状态及第二状态之间的转换；所述第一状态，将当前新采样数据作为所述双口 RAM的地址指针，读取所述双口 RAM中地址单元的数据并加I再写入所述双口RAM中地址单元；判断读地址指针寄存器的值若为初始值O且写地址指针寄存器的值加I与总点数寄存器的值是否相同，是则不进行读地址指针寄存器的读写操作和SRAM环形队列的读操作，否则读出静态存储器SRAM中读地址指针寄存器所指的值到中间值寄存器中，再将读地址指针寄存器值加I并对总点数寄存器的值求余赋予读地址指针寄存器，同时写地址指针加I对总点数寄存器求余，并把求余值赋给写地址指针寄存器，把新采样数据写入写地址指针寄存器所指的静态存储器SRAM的单元中；所述第二状态，判断读地址指针寄存器的值是否大于O，否则无操作，是则将中间值寄存器的值输出到双口 RAM的地址总线上，读出双口 RAM的值，并减I再写入到双口 RAM中。
5.如权利要求1所述的连续计算大点数幅度概率分布的装置，其特征在于，所述静态存储器SRAM及双口 RAM的工作方式为先读后写，完成一个点的计算可控制在3个处理时钟周期之内。
6.如权利要求1所述的连续计算大点数幅度概率分布的装置，其特征在于，所述计算整个幅度范围内的概率的平均功率的预定方法的计算公式为:
7.—种连续计算大点数幅度概率分布的方法，其特征在于，包括以下步骤:设定总点数为n，新采样值为Ai，当采样个数超过η后，Ai值所指内存单元统计次数加1，A(i+n)值所指内存单元统计次数减1，得到了连续η个采样点的幅度值所对应的统计次数，主CPU从双口 RAM读取每个Ai幅度点的统计次数再除以总点数n，就得到连续η点的幅度概率分布的值。
8.如权利要求7所述的连续计算大点数幅度概率分布的方法，其特征在于，根据连续计算大点数幅度概率分布的值计算连续幅度概率分布的平均功率。
9.如权利要求8所述的连续计算大点数幅度概率分布的方法，其特征在于，所述平均功率的计算公式为:
【文档编号】G06F17/10GK103559168SQ201310513817
【公开日】2014年2月5日 申请日期:2013年10月28日 优先权日:2013年10月28日
【发明者】王保锐, 许建华, 张志 , 刘丹 申请人:中国电子科技集团公司第四十一研究所