数据传输电路的制作方法
【专利摘要】本发明提供用于补偿通道调变效应的数据传输电路。该数据传输电路包括差动切换电路、共模调变电路及电流补偿电路。所述电流补偿电路用以补偿通道调变效应，可使噪声明显地减小。差动切换电路根据第一数字信号在第一节点处产生第一差动信号成分且在第二节点处产生第二差动信号成分，其中所述第一差动信号成分与所述第二差动信号成分之间的差表示为所述第一数字信号。共模调变电路根据第二数字信号将共模信号注入至所述第一节点及所述第二节点，其中所述共模信号相等地调变所述第一差动信号成分及所述第二差动信号成分。电流补偿电路根据所述第二数字信号而调整通过所述差动切换电路的电流。
【专利说明】数据传输电路
【技术领域】
[0001]本发明大体上是有关于一种电路，且特别是有关于一种数据传输电路。
【背景技术】
[0002]逐渐增加的数据需求已经导致需不断地致力于增进数据输送量(throughput)。此数据需求可见于有线及无线环境两者中，其中终端使用者正在存取日益增多的大量数据，这些数据包含声音、视频、文字等。有鉴于此等需求，此种产业中正不断发展以改良数据通?目。
【发明内容】
[0003]本发明提供用于补偿通道调变效应的系统及方法。简言之，此系统的一些实施例中包括差动切换电路、共模调变电路及电流补偿电路。所述电流补偿电路用以补偿通道调变效应。
[0004]本发明提供一种数据传输电路，包括:差动切换电路，根据第一数字信号在第一节点处产生第一差动信号成分且在第二节点处产生第二差动信号成分，其中所述第一差动信号成分与所述第二差动信号成分之间的差表示为所述第一数字信号；共模调变电路，根据第二数字信号将共模信号注入至所述第一节点及所述第二节点，其中所述共模信号相等地调变所述第一差动信号成分及所述第二差动信号成分；以及电流补偿电路，根据所述第二数字信号而调整通过所述差 动切换电路的电流。
[0005]本发明所述的数据传输电路，所述电流补偿电路包括电流镜，所述电流镜根据镜射电流将所述电流供应至所述差动切换电路，且其中在所述第二数字信号处于高电压电平时的所述镜射电流大于在所述第二数字信号处于低电压电平时的所述镜射电流。
[0006]本发明所述的数据传输电路，所述电流补偿电路还包括:第一晶体管，具有耦接至接地的源极、耦接至所述镜射电流的漏极、及栅极；以及第二晶体管，具有耦接至所述接地的源极、耦接至所述镜射电流的漏极、及栅极，其中在所述第二数字信号处于所述高电压电平时，所述第二晶体管的所述栅极耦接至所述第一晶体管的所述栅极，且在所述第二数字信号处于所述低电压电平时，所述第二晶体管的所述栅极耦接至所述接地。
[0007]本发明所述的数据传输电路，所述电流补偿电路还包括:第一晶体管，具有耦接至接地的源极、耦接至所述镜射电流的漏极、及栅极；以及第二晶体管，具有耦接至电流源的源极、耦接至所述镜射电流的漏极、及耦接至所述第二数字信号的栅极。
[0008]本发明所述的数据传输电路，所述电流补偿电路包括电流镜，所述电流镜根据镜射电流自所述差动切换电路吸取所述电流，且其中在所述第二数字信号处于低电压电平时的所述镜射电流大于在所述第二数字信号处于高电压电平时的所述镜射电流。
[0009]本发明所述的数据传输电路，所述电流补偿电路还包括:第一晶体管，具有耦接至电压源的源极、耦接至所述镜射电流的漏极、及栅极；以及第二晶体管，具有耦接至所述电压源的源极、耦接至所述镜射电流的漏极、及栅极，其中在所述第二数字信号处于所述低电压电平时，所述第二晶体管的所述栅极耦接至所述第一晶体管的所述栅极，且在所述第二数字信号处于所述高电压电平时，所述第二晶体管的所述栅极耦接至所述电压源。
[0010]本发明所述的数据传输电路，所述电流补偿电路还包括:第一晶体管，具有耦接至电压源的源极、耦接至所述镜射电流的漏极、及栅极；以及第二晶体管，具有耦接至电流源的源极、耦接至所述镜射电流的漏极、及耦接至所述第二数字信号的栅极。
[0011]本发明所述的数据传输电路，所述共模调变电路包括:P型晶体管，具有耦接至电压源的源极、漏极、及栅极；N型晶体管，具有耦接至接地的源极、耦接至所述P型晶体管的所述漏极且产生所述共模信号的漏极、及栅极；第一差动放大器，具有第一输入端、耦接至所述P型晶体管的所述漏极的第二输入端、及耦接至所述P型晶体管的所述栅极的输出端；以及第二差动放大器，具有第一输入端、耦接至所述N型晶体管的所述漏极的第二输入端、及耦接至所述N型晶体管的所述栅极的输出端，其中所述第一差动放大器的所述第一输入端及所述第二差动放大器的所述第一输入端根据所述第二数字信号而耦接至第一电压电平或第二电压电平。
[0012]本发明所述的数据传输电路，所述共模调变电路还包括:第一电阻器，耦接于所述电压源与第三节点之间；第二电阻器，耦接于所述第三节点与第四节点之间；以及第三电阻器，耦接于所述第四节点与所述接地之间，其中所述第一电压电平在所述第三节点处产生且所述第二电压电平在所述第四节点处产生。
[0013]本发明所述的数据传输电路，所述第一差动放大器包括:第一晶体管，具有耦接至漏极的栅极、及耦接至所述电压源的源极；第二晶体管，具有耦接至所述第一晶体管的所述栅极的栅极、耦接至所述电压源的源极、及漏极；第三晶体管，具有耦接至所述第一晶体管的所述漏极的漏极、源极、及栅极；以及第四晶体管，具有耦接至所述第二晶体管的所述漏极的漏极、耦接至所述第三晶体管的所述源极的源极、及栅极，其中所述第四晶体管的所述栅极为所述第一差动放大器的所述第一输入端，所述第三晶体管的所述栅极为所述第一差动放大器的所述第二输入端，且所述第二晶体管的所述漏极为所述第一差动放大器的所述输出端。
[0014]本发明所述的数据传输电路，所述差动切换电路包括:第一开关，根据所述第一数字信号将所述第一节点耦接至电压源；第二开关，根据所述第一数字信号将所述第二节点耦接至所述电压源；第三开关，根据所述第一数字信号将所述第一节点耦接至接地；以及第四开关，根据所述第一数字信号将所述第二节点耦接至所述接地。
[0015]本发明所述的数据传输电路，所述差动切换电路还包括:第一电阻器，耦接于所述第一节点与所述共模调变电路之间；以及第二电阻器，耦接于所述第二节点与所述共模调变电路之间。
[0016]本发明所述的数据传输电路，所述第二数字信号为所述第一数字信号的时脉信号。
[0017]本发明可补偿通道调变效应，从而可使噪声明显地减小。
[0018]在经由附图及详细描述的审视后，对于本领域技术人员而言，其他系统、装置、方法、特征及优点将显而易见或变得显而易见。也就是，将所有此等额外系统、方法、特征及优点包含于本说明书内、在本发明的范畴内、且由随附的权利要求书进行保护。【专利附图】
【附图说明】
[0019]图1为展示一种共模调变驱动器电路的一个实施例的电路图。
[0020]图2A为展示一种可程序化共模调变(programmable common mode modulation ；PCMM)电路的一个实施例的电路图。
[0021]图2B为展示一种PCMM电路的另一实施例的电路图。
[0022]图3展示一种用于产生数据信号及时脉信号的电路的一个实施例。
[0023]图4为展示一种具有电流补偿的共模调变电路的一个实施例的电路图。
[0024]图5为展示一种具有电流补偿的共模调变电路的另一实施例的电路图。
[0025]图6为展不来自一种共模调变电路的一个实施例的时脉信号及各种数据信号的曲线图。
[0026]图7为展示来自一种无电流补偿的共模调变电路的一个实施例的数据信号的曲线图。
[0027]图8为展示来自一种具有电流补偿的共模调变电路的一个实施例的数据信号的曲线图。 【具体实施方式】
[0028]数据使用者正需要增加来自其行动装置的功能性，包含高清晰度视频。因此，视频输出已成为针对许多智能型电话系统的重要特征。目前来说，高清晰度多媒体接口(HighDefinition Multi Interface ;HDMI)用于个人计算机(例如,笔记型计算机、桌上型计算机等)以连接至电视。然而，HDMI接口包含十九(19)个接脚(pin)，此对于诸如智能型电话系统的较小系统而言稍显麻烦。为了适应此等较小装置及系统，一种被称为行动性高清晰度连结(Mobility High-definition Link ;MHL)的新型视频标准已实施。MHL接口仅使用五
(5)个接脚，因而适应较小装置。
[0029]然而，由于接脚数目的减少，MHL标准需要将多个功能结合至单一接脚中。换句话说，由于5个接脚的MHL接口现在要执行19个接脚的HDMI接口的前述功能，因此需将多个功能整合至较少数目的接脚中。举例而言，在HDMI中，数据信号及时脉信号承载(carriedon)于不同通道上。然而，在MHL中，数据信号及时脉信号被整合至单对接脚中，其中数据通道保持相同但时脉信号是通过共模调变(common mode modulation ;CMM)方案来替代。
[0030]实施CMM方案的一个结果在于所得信号将随时脉信号进行高低切换(toggle)。换言之，由于同一接脚需承载数据信号及时脉信号两者，因此所述两个信号的组合产生遵循时脉循环的高低切换效应(toggling effect)。若互补型金属氧化物半导体(complementary metal oxide semiconductor ;CM0S)技术用以在这些 MHL 系统中来实现电流源(current source),则电流源中的那些晶体管将根据以下电流定律呈现通道调变效应:
[0031]I=K (VGS-VT)2 (1+λ (VDS))[方程式 I]，
[0032]其中λ表示通道调变因子(channel modualtion factor), VT表示临限电压,K表示跨导参数(transconductance parameter), VGS表示栅极与源极之间的电压差，且VDS表示源极与漏极之间的电压差。
[0033]由于通道调变效应，所得到的电流变为非恒定的，因此，峰值对峰值(peak-to-peak)输出电压将追随(track)电流的非恒定行为。此非恒定行为体现在接收器处所增加的噪声，因而损坏了数据完整性。
[0034]为了减轻此问题，描述于此的各种实施例提供用于补偿此通道调变效应的方式。简言之，此系统的一些实施例中包括差动切换电路(differential switching circuit)、共模调变电路及电流补偿电路，其中电流补偿电路用以补偿通道调变效应。通过对通道调变效应的补偿，所述实施例将减小电流的非恒定行为，且因此而减小在接收器处的明显噪声。
[0035]谨记此概述，现详细地参考如图式所说明的实施例的描述。虽然若干实施例是结合此等图式而描述，但不欲将本发明限于本文所揭露的一或多个实施例。相反，其意义将涵盖所有替代、调整及等效物。
[0036]图1为展示一种驱动器电路的一个实施例的图式，其中展示传输器侧(TX)及接收器侧(RX)两者。TX包括共模调变(CMM)驱动器电路，所述CMM驱动器电路具有第一电流源(IS1)、第二电流源(IS2)及两个电阻器(Ra及Rb)。ISl电性耦接至VDD，而IS2电性耦接至接地。针对一些实施例，IS1=IS2=10毫安培(mA)且Ra=Rb=50欧姆。晶体管(M1、M2、M3及M4)耦接至ISl、IS2、Ra及Rb以形成差动切换电路。具体言之，Ml定位于ISl与Ra之间，M2定位于ISl与Rb之间，M3定位于IS2与Ra之间，且M4定位于IS2与Rb之间。因此，Ml、Ra及M3耦接于一个节点(其产生第一差动信号成分Vp)处，而M2、Rb及M4耦接于另一节点(其产生第二差动信号成分Vn)处。Ra及Rb在产生共模信号(Vm)的节点处连接在一起。可程序化共模调变(PCMM)电路用以产生Vm，Vm搭载时脉信号。差动信号对Vp-Vn则搭载数据信号。
[0037]RX包括四个电阻器(Rl、R2、R5及R6)，所述电阻器用于将接收器端耦接至端点电压以及共模阻抗。对于一些实施例，R1=R2=60欧姆，而R5=R6=300欧姆。Rl的顶部及R2的底部连接至端点电压(termination voltage)VT,端点电压VT对于一些实施例为3.3伏特。两个阻隔电容器(Cl及C2)用以防止VT在内部电源断开时漏电。在RX处，数据信号是由Vop及Von搭载,而时脉信号是由Vcm搭载。
[0038]图3展示一种用于产生数据信号及时脉信号的电路的一个实施例。由于此种数据产生电路及时脉产生电路在此项技术中为已知的，因此图3的进一步论述在此处省略。
[0039]图2A为展示一种可程序化共模调变(PCMM)电路的一个实施例的电路图。如图2A所示，PCMM包括电流源(II)、第一可变电阻器(R1)、第二可变电阻器(R2)及第三可变电阻器(R3)，其全部串联连接于电压源(VDD)与接地之间。PCMM还包括根据CK而将Rl与R2之间的电压耦接至Vl的第一开关(Mnl)、及根据CKB将R2与R3之间的电压耦接至Vl的第二开关(Mn2 )。CK信号为对应于数据信号的时脉信号，CKB信号为CK信号的反相信号,且输入电压Vl是根据CK及CKB而产生。给定图2A的组态，Vl可通过Rl、R2及R3而受到控制。
[0040]图2A进一步展示差动放大器(AMP1及AMP2)，其中Vl电性耦接至AMPl的一个正相输入端及AMP2的一个正相输入端。AMPl及AMP2的负相输入端分别耦接至搭载Vm的节点。根据差动放大器的特性，其中差动放大器在其输入处展现虚拟短路，Vm将紧密地追随VI。继续参看图2A，AMP1及AMP2的输出端分别驱动由Mop及Mon所形成的输出级。Mop及Mon定位于VDD与接地之间，借此提供驱动电流。Vl的可程序化性(因控制可变电阻器R1、R2及R3的能力而产生)准许控制Vl的高电平及低电平，借此实现Vp与Vn之间的信号电压对称性。
[0041]图2B为展示一种PCMM电路的另一实施例的电路图，其更详细地展示通过晶体管来实施的AMPl及AMP2。具体言之，如图2B所示，AMPl包括晶体管Μ1ρ、Μ2ρ、Μ1η及M2n，所述晶体管以组合产生Vl电压的低电平。AMP2包括晶体管M3p、M4p、M3n及M4n，所述晶体管以组合产生Vl电压的高电平。在图2B的特定组态中，输出电压V4及V2分别用以驱动Mop及Mon。虽然将差动放大器的特定组态展示于图2B中，但应可被了解为可使用差动放大器的任何已知组态。
[0042]在继续之前，有必要检验图1的电路的信号行为。在一个实施例中，图6展示所得的时脉信号及各种数据信号。具体言之，图6中的A展示搭载数据信号的差动信号对(Vop-Von)，图6中的B展示各个Vop及Von，图6中的C展示搭载时脉信号的Vcm，且图6中的D展示各个Vp及Vn。如先前所述，由于数据信号及时脉信号被整合于针对MHL接口而设定的单一接脚上，因此用以搭载数据信号及时脉信号的CMM方案展现了高低切换效应(图6B及图6D)。此高低切换效应提供针对电流补偿方案的描述时的参考，所述电流补偿方案展示于图4及图5中。
[0043]图4为展示一种具有电流补偿的共模调变电路的一个实施例的电路图。如图4所示，图1的TX增补了两个电流补偿电路。以虚线方框展示的第一电流补偿电路调整ISl(在节点SP处)，而第二补偿电路(展示为实线方框)调整IS2 (在节点Sn处)。由于两个电流补偿电路类似，其中分别在ISl补偿电路及IS2补偿电路中仅CK替换为CKB且所述供应电流镜(sourcing current mirror)改变为吸取电流镜(sinking current mirror),因此仅在本文中提供ISI补偿电路的描述。
[0044]如图4所示，ISl补偿电路包括电流源(Ιο)、晶体管(1^、10'1、10'2及阶3)及由时脉(CK及CKB)控制的两个开关。ISl是使用晶体管(MSl)而在图4中实施，因此，漏极电压为节点sp处的电压(Vsp)。依据图4所示的特定组态，当CK为高时，MT2的栅极连接至偏压电压Vb，且提供较大电流至MTl，而MTl将较大电流镜射至电流源MSI。因此，当节点sp处的电压(Vsp)为高(当Vm由于CK高电压而高电压时)从而使得MSl的Vds较小时，将较大电流镜射至MSl以补偿Vds的减小`。相反地，当Vsp为低时(当CK低电压且CKB高电压时)，MT2的栅极耦接至接地以断开MT2，且将较小电流镜射至MSl以补偿Vds的增大。依据来自方程式I的通道调变效应，高电流电平与低电流电平的差将为:
[0045]IssX λ X Δ Vds[方程式 2]
[0046]其中Iss表示在Vds接近零时的电流，且AVds表示两个Vds电平之间的差。因此，通道调变效应通过调整ISl来补偿，借以减小由于ISl的非恒定行为及其对应的峰值对峰值输出电压而造成的明显噪声。为避免过补偿(over-compenastion)或欠补偿(under-compenastion), MT3 与 MT2 的长宽比(aspect ratio)之间的比率(1:N)可经由预先设计，而使得N大约为:
[0047]λ X AVds[方程式 3]
[0048]应了解，虽然Vcm搭载时脉信号，但Vcm并不直接用以控制图4的电流补偿电路。相对地，时脉信号自身被用以直接控制电流补偿电路，以避免在CMM驱动器电路中形成封闭回路(closed loop)。此是因为封闭回路具有引起稳定性问题的趋势且可能减慢CMM电路的响应。只要典型MHL应用使用在约3千兆赫的范围内的数据速率，则任何共模回馈可能在此等高速通信中引起问题。因此，开放回路电流补偿方为较佳。
[0049]图5为展示一种具有电流补偿的共模调变电路的另一实施例的电路图，其特定地展示通过晶体管(MT4及MT5)及另一电流源(12)来实施的图4。如图5所示,MT4的栅极电性耦接至CK，而MT5的栅极电性耦接至参考电压(Vref )。且应了解，长宽比、Vref及12可皆预先设计以实现最佳电流补偿。如图5所示，当CK为高电压时，MT4将较大电流提供至MTl，而MTl接着将较大电流镜射至MSl，因而以补偿通道调变效应。
[0050]图7及图8展示电流补偿电路的效应。具体而言，图7为展示无电流补偿的CMM电路的曲线图，而图8为展示具有电流补偿的CMM电路的曲线图。如图7中的B所示，通道调变效应使Vsp与时脉信号进行高低切换。因此，ISl (图7中的C)在约8毫安培(例如，在71奈秒时)与约10毫安培(例如，在73奈秒时)之间展现振荡行为。ISl中的此振荡行为在数据信号(Vp-Vn，展示于图7中的A中)中导致明显噪声，此噪声展现约+/-0.5伏特(例如，在71奈秒时)及约+/-0.44伏特(例如，在73奈秒时)的峰值对峰值电压。换句话说，数据信号中的峰值对峰值电压由于通道调变效应而展示高达0.06伏特的波动。
[0051]相比而言，图8的曲线图展示电流补偿电路的行为。如图8中的C所示，ISl展示约10毫安培的近恒定电平。因此，数据信号(Vp-Vn，展示于图8中的A中)的峰值对峰值电压的波动极小，所述峰值对峰值电压一致地保持在约+/-0.5伏特。
[0052]如图1至图8的实施例所示，在高速数据传输系统中提供电流补偿电路以减轻通道调变效应，可导致噪声明显地减小。
[0053]谨记图1至图8的详细描述，应了解，以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
[0054]附图中符号的简单说明如下:
[0055]AMPl:差动放大器
[0056]AMP2:差动放大器
[0057]Cl:阻隔电容器
[0058]C2:阻隔电容器
[0059]CK:时脉
[0060]CKB:时脉
[0061]I1:电流源
[0062]1:电流源
[0063]12:电流源
[0064]ISl:第一电流源
[0065]IS2:第二电流源
[0066]Ml:晶体管
[0067]Mln:晶体管
[0068]Mlp:晶体管
[0069]M2:晶体管
[0070]M2n:晶体管[0071]
【权利要求】
1.一种数据传输电路，其特征在于，包括: 差动切换电路，根据第一数字信号在第一节点处产生第一差动信号成分且在第二节点处产生第二差动信号成分，其中所述第一差动信号成分与所述第二差动信号成分之间的差表示为所述第一数字信号； 共模调变电路，根据第二数字信号将共模信号注入至所述第一节点及所述第二节点，其中所述共模信号相等地调变所述第一差动信号成分及所述第二差动信号成分；以及电流补偿电路，根据所述第二数字信号而调整通过所述差动切换电路的电流。
2.根据权利要求1所述的数据传输电路，其特征在于，所述电流补偿电路包括电流镜，所述电流镜根据镜射电流将所述电流供应至所述差动切换电路，且其中在所述第二数字信号处于高电压电平时的所述镜射电流大于在所述第二数字信号处于低电压电平时的所述镜射电流。
3.根据权利要求2所述的数据传输电路，其特征在于，所述电流补偿电路还包括: 第一晶体管，具有耦接至接地的源极、耦接至所述镜射电流的漏极、及栅极；以及 第二晶体管，具有耦接至所述接地的源极、耦接至所述镜射电流的漏极、及栅极， 其中在所述第二数字信号处于所述高电压电平时，所述第二晶体管的所述栅极耦接至所述第一晶体管的所述栅极，且在所述第二数字信号处于所述低电压电平时，所述第二晶体管的所述栅极耦接至所述接地。
4.根据权利要求2所述的数据传输电路，其特征在于，所述电流补偿电路还包括: 第一晶体管，具有耦接至接地的源极、耦接至所述镜射电流的漏极、及栅极；以及 第二晶体管，具有耦接至电流源的源极、耦接至所述镜射电流的漏极、及耦接至所述第二数字信号的栅极。
5.根据权利要求1所述的数据传输电路，其特征在于，所述电流补偿电路包括电流镜，所述电流镜根据镜射电流自所述差动切换电路吸取所述电流，且其中在所述第二数字信号处于低电压电平时的所述镜射电流大于在所述第二数字信号处于高电压电平时的所述镜射电流。
6.根据权利要求5所述的数据传输电路，其特征在于，所述电流补偿电路还包括: 第一晶体管，具有耦接至电压源的源极、耦接至所述镜射电流的漏极、及栅极；以及 第二晶体管，具有耦接至所述电压源的源极、耦接至所述镜射电流的漏极、及栅极， 其中在所述第二数字信号处于所述低电压电平时，所述第二晶体管的所述栅极耦接至所述第一晶体管的所述栅极，且在所述第二数字信号处于所述高电压电平时，所述第二晶体管的所述栅极耦接至所述电压源。
7.根据权利要求5所述的数据传输电路，其特征在于，所述电流补偿电路还包括: 第一晶体管，具有耦接至电压源的源极、耦接至所述镜射电流的漏极、及栅极；以及 第二晶体管，具有耦接至电流源的源极、耦接至所述镜射电流的漏极、及耦接至所述第二数字信号的栅极。
8.根据权利要求1所述的数据传输电路，其特征在于，所述共模调变电路包括: P型晶体管，具有耦接至电压源的源极、漏极、及栅极； N型晶体管，具有耦接至接地的源极、耦接至所述P型晶体管的所述漏极且产生所述共模信号的漏极、及栅极；第一差动放大器，具有第一输入端、耦接至所述P型晶体管的所述漏极的第二输入端、及耦接至所述P型晶体管的所述栅极的输出端；以及 第二差动放大器，具有第一输入端、耦接至所述N型晶体管的所述漏极的第二输入端、及耦接至所述N型晶体管的所述栅极的输出端， 其中所述第一差动放大器的所述第一输入端及所述第二差动放大器的所述第一输入端根据所述第二数字信号而耦接至第一电压电平或第二电压电平。
9.根据权利要求8所述的数据传输电路，其特征在于，所述共模调变电路还包括: 第一电阻器，耦接于所述电压源与第三节点之间； 第二电阻器，耦接于所述第三节点与第四节点之间；以及 第三电阻器，耦接于所述第四节点与所述接地之间， 其中所述第一电压电平在所述第三节点处产生且所述第二电压电平在所述第四节点处产生。
10.根据权利要求8所述的数据传输电路，其特征在于，所述第一差动放大器包括: 第一晶体管，具有耦接至漏极的栅极、及耦接至所述电压源的源极； 第二晶体管，具有耦接至所述第一晶体管的所述栅极的栅极、耦接至所述电压源的源极、及漏极； 第三晶体管，具有耦 接至所述第一晶体管的所述漏极的漏极、源极、及栅极；以及第四晶体管，具有耦接至所述第二晶体管的所述漏极的漏极、耦接至所述第三晶体管的所述源极的源极、及栅极， 其中所述第四晶体管的所述栅极为所述第一差动放大器的所述第一输入端，所述第三晶体管的所述栅极为所述第一差动放大器的所述第二输入端，且所述第二晶体管的所述漏极为所述第一差动放大器的所述输出端。
11.根据权利要求1所述的数据传输电路，其特征在于，所述差动切换电路包括: 第一开关，根据所述第一数字信号将所述第一节点耦接至电压源； 第二开关，根据所述第一数字信号将所述第二节点耦接至所述电压源； 第三开关，根据所述第一数字信号将所述第一节点耦接至接地；以及 第四开关，根据所述第一数字信号将所述第二节点耦接至所述接地。
12.根据权利要求11所述的数据传输电路，其特征在于，所述差动切换电路还包括: 第一电阻器，耦接于所述第一节点与所述共模调变电路之间；以及 第二电阻器，耦接于所述第二节点与所述共模调变电路之间。
13.根据权利要求1所述的数据传输电路，其特征在于，所述第二数字信号为所述第一数字信号的时脉信号。
【文档编号】G06F13/38GK103699507SQ201310716636
【公开日】2014年4月2日 申请日期:2013年12月23日 优先权日:2013年8月16日
【发明者】李永胜 申请人:威盛电子股份有限公司