一种arm处理器的gpio扩展电路的制作方法
【专利摘要】本实用新型公开了一种ARM处理器的GPIO扩展电路，包括片选扩展电路、第一GPIO扩展电路和/或第二GPIO扩展电路，通过ARM处理器数量较少的GPIO、地址线或者数据线以及片选扩展电路实现了片选的扩展，然后再通过第一GPIO扩展电路扩展更多的GPIO，该扩展的GPIO作为ARM处理器的输入信号；和/或通过第二GPIO扩展电路扩展更多的GPIO，该扩展的GPIO接收ARM处理器的输出的GPIO信号，GPIO扩展电路的结构和逻辑简单，成本低，无需复杂的编程，易于实施。
【专利说明】—种ARM处理器的GPIO扩展电路
【技术领域】
[0001 ] 本实用新型涉及ARM处理器，更具体地说，涉及一种ARM处理器的通用输入/输出(GPIO)扩展电路。
【背景技术】
[0002]智能监控单元(RDU)可实现Web访问，继电器输出，传感器、UPS、空调和PDU等设备的接入功能，支持TCP/IP、Modbus协议，满足RS-232C/RS-485组网方式，能够根据不同应用场合来进行灵活配置。
[0003]智能监控单元，例如RDU-A，其ARM处理器具有多个PIN脚，其中包括多个GP10。由于外围接口电路数量大，ARM处理器所提供的GPIO仍然无法满足硬件电路的需求。具体地，智能监控单元中的其他功能模块占用ARM处理器的多功能复用接口，例如网络ENET接口、通用串口 UART等，虽然ARM处理器有多个GP10，在满足最小系统和主功能的情况下，ARM处理器剩下的GPIO并不多，再除去用于中断信号的GP10，留给其他外围接口电路的GPIO数量非常少，满足不了外围接口电路的需求。因此，除了在分配BGA (Ball Grid Array，球栅阵列结构的PCB)的管脚时需要充分考虑复用管脚的功能外，还需要单独设计扩展GPIO的方案，使该ARM处理器能够满足所有外围接口电路的需求。
[0004]在现有的技术中，通常选用现场可编程门阵列(Programmable Gate Array, FPGA)或者通用的扩展芯片(例如8255A)直接将ARM处理器的总线扩展为GP10，这种方法较大程度增加了成本，特别是选用FPGA实现GPIO扩展的方式，还需要单独为FPGA用硬件描述语言进行编程设计。
实用新型内容
[0005]本实用新型针对现有技术中，采用FPGA或者通过的扩展芯片直接将ARM处理器的总线扩展为GPIO的方式，成本高，实施难度大的缺陷，提供一种ARM处理器的GPIO扩展电路，电路结构和逻辑简单，成本低，容易实施。
[0006]本实用新型解决其技术问题采用的技术方案是:提供一种ARM处理器的GPIO扩展电路，包括:
[0007]用于接收ARM处理器的片选信号，并将该片选信号扩展为多路片选信号后输出，并接收ARM处理器输出的选择信号，基于所述选择信号使输出的多路片选信号中相应的一路片选信号生效的片选扩展电路；
[0008]用于接收所述片选扩展电路输出的一路片选信号、ARM处理器输出的读信号、以及多路外围接口电路的信号，并在接收到的该路片选信号以及读信号生效时，将接收到的多路外围接口电路的信号分别输出ARM处理器多个GPIO的第一 GPIO扩展电路。
[0009]优选地，所述第一 GPIO扩展电路包括:
[0010]用于将接收的多路外围接口电路的信号分别输出ARM处理器的多个GPIO的第一GPIO扩展模块；[0011]用于接收所述片选扩展电路输出的片选信号以及ARM处理器输出的读信号，并在接收到的该路片选信号和读信号生效时，使能所述第一 GPIO扩展模块的第一使能模块。
[0012]优选地，所述第一 GPIO扩展电路还包括:
[0013]连接于所述第一使能模块和所述第一 GPIO扩展模块之间，用于避免所述第一GPIO扩展模块在使能时过冲的第一滤波模块。
[0014]优选地，所述第一 GPIO扩展电路的输出端连接的ARM处理器的多个GPIO相同、或者部分相同。
[0015]提供一种ARM处理器的GPIO扩展电路，包括:
[0016]用于接收ARM处理器的片选信号，并将该片选信号扩展为多路片选信号后输出，并接收ARM处理器输出的选择信号，基于所述选择信号使输出的多路片选信号中相应的一路片选信号生效的片选扩展电路；
[0017]用于接收所述片选扩展电路输出的一路片选信号、ARM处理器输出的写信号、以及ARM处理器从多个GPIO输出的控制信号，并在接收到的该路片选信号和写信号生效时，将ARM处理器从多个GPIO输出的控制信号分别输出多个外围接口电路的第二 GPIO扩展电路。
[0018]优选地，所述第二 GPIO扩展电路包括:
[0019]用于将ARM处理器从多个GPIO输出的控制信号分别输出多个外围接口电路的第二 GPIO扩展模块；
[0020]用于接收所述片选扩展电路输出的片选信号以及ARM处理器输出的写信号，并在接收到的该路片选信号和写信号均生效时，使能所述第二 GPIO扩展模块的第二使能模块。
[0021]优选地，所述第二 GPIO扩展电路还包括:
[0022]连接于所述第二使能模块和所述第二 GPIO扩展模块之间，用于避免所述第二GPIO扩展模块在使能时过冲的第二滤波模块。
[0023]优选地，所述第二 GPIO扩展电路的输入端连接的ARM处理器的多个GPIO相同、或者部分相同。
[0024]提供一种ARM处理器的GPIO扩展电路，包括:
[0025]用于接收ARM处理器的片选信号，并将该片选信号扩展为多路片选信号后输出，并接收ARM处理器输出的选择信号，基于所述选择信号使输出的多路片选信号中相应的一路片选信号生效的片选扩展电路；
[0026]用于接收所述片选扩展电路输出的一路片选信号、ARM处理器输出的读信号、以及多路外围接口电路的信号，并在接收到的该路片选信号以及读信号生效时，将接收到的多路外围接口电路的信号分别输出ARM处理器多个GPIO的第一 GPIO扩展电路；
[0027]用于接收所述片选扩展电路输出的一路片选信号、ARM处理器输出的写信号、以及ARM处理器从多个GPIO输出的控制信号，并在该路片选信号和写信号生效时，将ARM处理器从多个GPIO输出的控制信号分别输出多个外围接口电路的第二 GPIO扩展电路。
[0028]优选地，所述第一 GPIO扩展电路的输出端连接的ARM处理器的多个GPIO相同、或者部分相同；所述第二GPIO扩展电路的输入端连接的ARM处理器的多个GPIO相同、或者部分相同。
[0029]本实用新型的ARM处理器的GPIO扩展电路具有以下有益效果:通过片选扩展电路将ARM处理器的片选信号扩展为多路，再通过第一 GPIO扩展电路进行GPIO扩展，扩展出的多个GPIO作为ARM处理器的输入，和/或再通过第二 GPIO扩展电路进行GPIO扩展，扩展出的多个GPIO作为ARM处理器的输出，从而实现了 ARM处理器的GPIO的复用，且电路结构和逻辑简单，成本低，易于实施。
【专利附图】
【附图说明】
[0030]图1为本实用新型的ARM处理器的GPIO扩展电路第一实施例的结构示意图；
[0031]图2为本实用新型的片选扩展电路第一实施例的电路图；
[0032]图3为本实用新型的第一 GPIO扩展电路第一实施例的结构示意图；
[0033]图4为本实用新型的第一 GPIO扩展电路第一实施例的电路图；
[0034]图5为本实用新型的ARM处理器的GPIO扩展电路第二实施例的结构示意图；
[0035]图6为本实用新型的第二 GPIO扩展电路第一实施例的结构示意图；
[0036]图7为本实用新型的第二 GPIO扩展电路第一实施例的电路图；
[0037]图8为本实用新型的ARM处理器的GPIO扩展电路第三实施例的结构示意图。
【具体实施方式】
[0038]以下结合附图和实施例对本实用新型做进一步的解释说明。
[0039]图1为本实用新型的ARM处理器的GPIO扩展电路第一实施例的结构示意图，如图1所示，在本实施例中，GPIO扩展电路100包括:
[0040]片选扩展电路110，用于接收ARM处理器的片选信号，并将该片选信号扩展为多路片选信号后输出，并接收ARM处理器输出的选择信号,基于所述选择信号使输出的多路片选信号中相应的一路片选信号生效；
[0041 ] 一个或者多个第一 GPIO扩展电路120，一个第一 GPIO扩展电路120接收片选扩展电路110输出的一路片选信号、ARM处理器输出的读信号以及多路外围接口电路的信号，并在接收到的该路片选信号以及读信号生效时，将接收到的多路外围接口电路的信号分别输出ARM处理器的多个GP10。
[0042]在本实施例中，片选扩展电路110可以通过译码器来实现，译码器的信号输入端用于接收ARM处理器输出的选择信号，译码器的使能控制输入端用于接收ARM处理器的片选信号，译码器将ARM处理器的片选信号扩展为多路，通过其输出端输出。
[0043]如图2所示，以38译码器U45为例，U45的三个信号输入端A、B和C分别连接ARM处理器的三个GP10，即A连接GP10_A，B连接GP10_B，C连接GP10_C。U45有三个使能控制输入端，即CS1、CS2和CS3，其中，CSl连接ARM处理器的一个GPIO——GP10_G1, CS2接入ARM处理器的片选信号(CPU_CS)，CS3接地。U45将ARM处理器的片选信号扩展成了八个片选信号CS1-CS8，分别通过其八个信号输出端Y0-Y7输出。
[0044]表138译码器的功能表
[0045]
【权利要求】
1.一种ARM处理器的GPIO扩展电路，其特征在于，包括: 用于接收ARM处理器的片选信号，并将该片选信号扩展为多路片选信号后输出，并接收ARM处理器输出的选择信号，基于所述选择信号使输出的多路片选信号中相应的一路片选信号生效的片选扩展电路(110)； 用于接收所述片选扩展电路(110)输出的一路片选信号、ARM处理器输出的读信号、以及多路外围接口电路的信号，并在接收到的该路片选信号以及读信号生效时，将接收到的多路外围接口电路的信号分别输出ARM处理器多个GPIO的第一 GPIO扩展电路(120)。
2.根据权利要求1所述的ARM处理器的GPIO扩展电路，其特征在于，所述第一GPIO扩展电路(120)包括: 用于将接收的多路外围接口电路的信号分别输出ARM处理器的多个GPIO的第一 GPIO扩展模块(121)； 用于接收所述片选扩展电路(110)输出的片选信号以及ARM处理器输出的读信号，并在接收到的该路片选信号和读信号生效时，使能所述第一 GPIO扩展模块的第一使能模块(122)。
3.根据权利要求2所述的ARM处理器的GPIO扩展电路，其特征在于，所述第一GPIO扩展电路(120)还包括: 连接于所述第一使能模块(121)和所述第一 GPIO扩展模块(122)之间，用于避免所述第一 GPIO扩展模块(121)在使能时过冲的第一滤波模块(123)。
4.根据权利要求1所述的ARM处理器的GPIO扩展电路，其特征在于，所述第一GPIO扩展电路(120)的输出端连接的ARM处理器的多个GPIO相同、或者部分相同。
5.一种ARM处理器的GPIO扩展`电路，其特征在于，包括: 用于接收ARM处理器的片选信号，并将该片选信号扩展为多路片选信号后输出，并接收ARM处理器输出的选择信号,基于所述选择信号使输出的多路片选信号中相应的一路片选信号生效的片选扩展电路(110)； 用于接收所述片选扩展电路(110)输出的一路片选信号、ARM处理器输出的写信号、以及ARM处理器从多个GPIO输出的控制信号，并在接收到的该路片选信号和写信号生效时，将ARM处理器从多个GPIO输出的控制信号分别输出多个外围接口电路的第二 GPIO扩展电路(210)。
6.根据权利要求5所述的ARM处理器的GPIO扩展电路，其特征在于，所述第二GPIO扩展电路(210)包括: 用于将ARM处理器从多个GPIO输出的控制信号分别输出多个外围接口电路的第二GPIO扩展模块(211)； 用于接收所述片选扩展电路(110)输出的片选信号以及ARM处理器输出的写信号，并在接收到的该路片选信号和写信号均生效时，使能所述第二 GPIO扩展模块的第二使能模块(212)。
7.根据权利要求6所述的ARM处理器的GPIO扩展电路，其特征在于，所述第二GPIO扩展电路(210)还包括: 连接于所述第二使能模块(212)和所述第二 GPIO扩展模块(211)之间，用于避免所述第二 GPIO扩展模块(211)在使能时过冲的第二滤波模块(213)。
8.根据权利要求5所述的ARM处理器的GPIO扩展电路，其特征在于，所述第二GPIO扩展电路(210)的输入端连接的ARM处理器的多个GPIO相同、或者部分相同。
9.一种ARM处理器的GPIO扩展电路，其特征在于，包括: 用于接收ARM处理器的片选信号，并将该片选信号扩展为多路片选信号后输出，并接收ARM处理器输出的选择信号，基于所述选择信号使输出的多路片选信号中相应的一路片选信号生效的片选扩展电路(110)； 用于接收所述片选扩展电路(110)输出的一路片选信号、ARM处理器输出的读信号、以及多路外围接口电路的信号，并在接收到的该路片选信号以及读信号生效时，将接收到的多路外围接口电路的信号分别输出ARM处理器多个GPIO的第一 GPIO扩展电路(120)； 用于接收所述片选扩展电路(110)输出的一路片选信号、ARM处理器输出的写信号、以及ARM处理器从多个GPIO输出的控制信号，并在该路片选信号和写信号生效时，将ARM处理器从多个GPIO输出的控制信号分别输出多个外围接口电路的第二 GPIO扩展电路(210)。
10.根据权利要求9所述的ARM处理器的GPIO扩展电路，其特征在于，所述第一GPIO扩展电路(120)的输出端连接的ARM处理器的多个GPIO相同、或者部分相同；所述第二 GPIO扩展电路(210)的输入端连接的ARM处理器的多个GPIO相同、或者部分相同。
【文档编号】G06F13/40GK203502958SQ201320650862
【公开日】2014年3月26日 申请日期:2013年10月21日 优先权日:2013年10月21日
【发明者】王志坚, 薛波浪, 房继军, 买迪 申请人:艾默生网络能源有限公司