混合中频数字化仪的制作方法
【专利摘要】本实用新型公开了一种混合中频数字化仪，包括FPGA，FPGA和ADC数据采集模块、时钟分配模块均相连，所述ADC数据采集模块和时钟分配模块相连，FPGA和DSP、SPI口、RS232串口均相连，DSP和100M以太网、RS232串口相连。FPGA和DSP的连接点之间还连接有外部存储器接口。所述外部存储器接口和NORFlash或者同步动态随机存储器或者NANDFlash相连。本实用新型设置ADC数据采集模块对数据进行采样，再传送到FPGA实现对数据的进一步识别和分选，传输给SPI接口处和DSP处进行窄带和宽带的并发任务处理，通过DSP对数据进行压缩，提高数据的存储深度，并利用DSP的强大的处理数据能力对数据进行回放，同时和以太网交互，实现宽带的任务处理，减少了数据上传时间、提高了信号处理能力、方便快捷。
【专利说明】混合中频数字化仪
【技术领域】
[0001]本实用新型涉及一种数字化仪，具体涉及一种网络和SPI混合的中频数字化仪。【背景技术】
[0002]数字化仪是将图像和图形的连续模拟量转换为离散的数字量的装置，是在专业应用领域中一种用途非常广泛的图形输入设备，是由电磁感应板、游标和相应的电子电路组成。当使用者在电磁感应板上移动游标到指定位置，并将十字叉的交点对准数字化的点位时，按动按钮，数字化仪则将此时对应的命令符号和该点的位置坐标值排列成有序的一组信息，然后通过接口(多用串行接口)传送到主计算机。
[0003]现在的数字化仪不能支持多通道宽带和窄带并发任务，配合使用的固件实现的功能少，且信号处理能力模拟性能不强、数据上传时间过长、并不能方便快速的得到应用。
实用新型内容
[0004]为解决上述问题，本实用新型提供一种能够提高信号处理能力提高模拟性能的混合中频数字化仪。
[0005]本实用新型的目的通过以下技术方案来达到:
[0006]包括FPGA，所述FPGA连接有ADC数据采集模块和时钟分配模块，所述ADC数据采集模块和时钟分配模块相连，FPGA还连接有DSP、SPI 口和RS232串口，所述DSP连接有100M以太网和RS232串口。FPGA和DSP的连接点之间还连接有外部存储器接口。所述外部存储器接口和NOR Flash或者同步动态随机存储器或者NAND Flash相连。
[0007]所述ADC数据采集模块和可控放大器相连。
[0008]所述ADC数据采集模块为2个，ADC数据采集模块为2ch 14bit,每个ADC数据采集模块和2个可控放大器的相连。ADC数据采集模块为双通道，14bit，80Msa的高性能芯片。
[0009]DSP还连接有音频接口。
[0010]所述ADC数据采集模块和可控放大器相连，ADC数据采集模块和2个可控放大器的相连。
[0011]DSP 为 TMS320C6713。FPGA 为 EP3C80 或者 EP3C120。
[0012]本实用新型与现有技术相比，所具有以下的优点和有益效果:
[0013]本实用新型设置ADC数据采集模块对数据进行采样，再传送到FPGA实现对数据的进一步识别和分选，传输给SPI接口处和DSP处进行窄带和宽带的并发任务处理，通过DSP对数据进行压缩，提高数据的存储深度，并利用DSP的强大的处理数据能力对数据进行回放，同时和以太网交互，实现宽带的任务处理，减少了数据上传时间、提高了信号处理能力、方便快捷。
【专利附图】
【附图说明】
[0014]图1为本实用新型的结构示意图。【具体实施方式】
[0015]下面结合实施例对本实用新型作进一步的详细说明，但本实用新型的实施方式不限于此。
[0016]实施例1
[0017]如图1所示，包括FPGA，所述FPGA连接有ADC数据采集模块和时钟分配模块，所述ADC数据采集模块和时钟分配模块相连，FPGA还连接有DSP、SPI 口和RS232串口，所述DSP连接有100M以太网和RS232串口。ADC数据采集模块对数据进行采样，再传送到FPGA实现对数据的进一步识别和分选，传输给SPI接口处和DSP处进行窄带和宽带的并发任务处理，通过DSP对数据进行压缩，提高数据的存储深度，并利用DSP的强大的处理数据能力对数据进行回放，同时和以太网交互，实现宽带的任务处理，减少了数据上传时间、提高了信号处理能力、方便快捷。本实施例中，FPGA采用ALTERA FPGA, EP3C80或者EP3C120。DSP采用 TIDSP,为 TMS320C6713。
[0018]FPGA和DSP的连接点之间还连接有外部存储器接口。所述外部存储器接口和NORFlash和/或者同步动态随机存储器和/或者NAND Flash相连。外部存储器接口即EMIF的性能优良和外部的同步动态随机存储器(SDRAM)、异步器件连接时具有很大的方便性和灵活性，根据DSP的不同，EMIF总线为32位或者16位。
[0019]所述ADC数据采集模块和可控放大器相连。
[0020]所述ADC数据采集模块为2个，ADC数据采集模块为2ch 14bit,每个ADC数据采集模块和2个可控放大器的相连。ADC数据采集模块为双通道，14bit，80Msa的高性能芯片。
[0021]DSP还连接有音频接口。可以连接音频设备，输出声音信号。
[0022]所述ADC数据采集模块和可控放大器相连，ADC数据采集模块和2个可控放大器的相连。可控放大器支持+13dB?-18dB的增益调整。
[0023]本实用新型包括ADC数据采集模块、数字信号处理器件和SPIU00M网络接口，实现中频信号采样和处理，进一步的，可根据应用需要选配固件以实现检测、捕获等目的。
【权利要求】
1.混合中频数字化仪，其特征在于:包括FPGA，所述FPGA连接有ADC数据采集模块和时钟分配模块，所述ADC数据采集模块和时钟分配模块相连，FPGA还连接有DSP、SPI 口和RS232串口，所述DSP连接有IOOM以太网和RS232串口。
2.根据权利要求1所述的混合中频数字化仪，其特征在于:FPGA和DSP的连接点之间还连接有外部存储器接口。
3.根据权利要求2所述的混合中频数字化仪，其特征在于:所述外部存储器接口和NORFlash或者同步动态随机存储器或者NAND Flash相连。
4.根据权利要求1所述的混合中频数字化仪，其特征在于:ADC数据采集模块和可控放大器相连。
5.根据权利要求1所述的混合中频数字化仪，其特征在于:所述ADC数据采集模块为2个，ADC数据采集模块为2ch 14bit。
6.根据权利要求1所述的混合中频数字化仪,其特征在于:时钟分配模块还和外部主系统时钟输入相连。
7.根据权利要求1-6任一项所述的混合中频数字化仪，其特征在于:DSP还连接有音频接口。
8.根据权利要求1-6任一项所述的混合中频数字化仪，其特征在于:所述ADC数据采集模块和可控放大器相连，ADC数据采集模块和2个可控放大器的相连。
【文档编号】G06F13/40GK203596015SQ201320832186
【公开日】2014年5月14日 申请日期:2013年12月17日 优先权日:2013年12月17日
【发明者】万传彬, 陆建国, 王林, 陈刚, 李华, 王云, 樊宏坤 申请人:成都国蓉科技有限公司