具有多通道串行通信链路的过程控制器的制造方法
【专利摘要】一种过程控制器（210），其包括中央处理单元（CPU）（211）和多通道串行通信接口（220），所述多通道串行通信接口包括彼此并行地耦合到CPU的多个串行通信引擎（2211、2212、2213）。所述多通道串行通信接口提供在CPU与多个IO模块之间的多个独立串行通信通道。所述多个独立通信通道使得CPU能够在任何时间处从所述多个IO模块的任何组合同时地接收信号。
【专利说明】具有多通道串行通信链路的过程控制器
[0001]相关申请的交叉引用
本申请要求在2012年6月6日提交的题为“PROCESS CONTROLLER HAVINGMULT1-CHANNEL SERIAL COMMUNICAT1NS LINK” 的临时申请序号 61/656，368 的权益，通过引用其全部将其并入本文。
【技术领域】
[0002]公开的实施例涉及使能在过程控制系统与被控制的多个场器件之间的通信的通信接口，以及包括过程控制器和通信接口两者的混合过程控制器。
【背景技术】
[0003]图1是包括对接到被示为10模块1201、1202、...12011的多个输入/输出(10)模块120的过程控制器110的常规过程控制系统100的示意框图。虽然未示出，但每个10模块120 一般地在与过程控制器110相对的一侧上连接到10场器件以允许控制由过程控制器110控制的过程。如本领域中已知的那样，10场器件可以包括运行生成有形产品的物理(工业或制造)过程的在工厂处的量表、阀、传感器。过程控制器I1包括具有内部存储器Illa(例如，寄存器存储器)以及串行通信引擎112的中央处理单元(CPU)/中央计算机111。串行外围接口(SPI)总线提供在过程控制器110与10模块12(V1202、...120n之间的以全双工模式操作的同步串行数据链路。10模块12(^120^...120n中的每个具有SPI端口。
[0004]SPI指定四个逻辑信号。这些信号是(i)从控制器/主控(master)(控制器)输出的CLK (串行时钟)；(ii ) MOSI ；SIM0 ;控制器/主控输出、10模块/从属输入(来自控制器/主控的输出);(iii)MISO ；S0MI控制器/主控输入、10模块/从属输出(来自从属的输出);以及(iv)被示为MSl、MS2、MSn的分离/独立10模块/从属选择信号(低态有效、来自控制器/主控的输出)。
[0005]以菊花链(daisy chain)配置连接10模块120^120^...120n，其中，可以看到各个10模块12(^12(^...120n的输出端(MISO)全部被连接在一起。各个10模块120以主控/从属模式通信，其中，充当主控设备的过程控制器110在其存储器Illa中形成将被发送到从属设备的消息以发起数据帧形成多帧消息。
[0006]该多帧消息然后被每次发送到单个所选从属10模块12(^12(^...120n，其由串行通信引擎112提供的单独的从属选择(芯片选择)线MSl、MS2、MSn使能。另外，由过程控制器110从10模块120...120n中的任何一个接收的消息被放置到过程控制器110的存储器Illa中。针对控制系统100的串行数据传送速率由基于介质(例如，在背板上的铜迹线或其他类型的有线连接)的数据传送速率的在10模块120之间的数据传送以及最坏情况的10模块12(V1202、...120n的数据传送时间的持续时间主要设置。在诸如在工厂处的通用控制系统100的已知过程控制系统之间的数据传送通常基于10模块的数量和类型随着10模块12(ν?202、...120η的数量的增长而减少(de-rate)。该数据传送限制增加控制系统100的复杂性和成本两者。
[0007]此外，在菊花链1模块120之间的串行通信固有地具有单个故障点，即介质。该方面限制系统100的总体可用性，降低其在故障之间的平均时间，并且还可以增加修理的平均时间。此外，从1模块12(^12(^...120n到过程控制器110的数据不可以是流式传输数据(背靠背)，因为在数据被串行通信引擎112接收之后，在CPU 111处的微处理器或微控制器需要某些数据处理时间来执行数据处理。该处理时间进一步限制在选择的时间窗中可以传送的数据量。
【发明内容】
[0008]提供本
【发明内容】
是来以简化的形式介绍公开的概念的简要选择，其在以下包括提供的图的【具体实施方式】中被进一步描述。本
【发明内容】
并不意图限制要求保护的主题的范围。
[0009]公开的实施例通过提供允许1模块中的每个独立于其他1模块的动作地与过程控制器通信的多个单独的串行通信通道来解决上文针对已知的菊花链串行外围接口(SPI)控制系统布置所述的系统数据速率传送问题。所述多个独立串行通道因此有效地移除了在介质上的每个1模块的时间的加载。串行通信通道可以是SPI可兼容通道。
[0010]公开的实施例包括过程控制器，其包括中央处理单元(CPU)以及包括耦合到CPU的多个串行通信引擎。所述多通道串行通信接口提供在CPU与多个1模块之间的多个独立串行通信通道。所述多个独立通信通道使得CPU能够在任何时间处从耦合到1场器件的多个1模块的任何组合同时地接收信号，允许与1场器件相关联的过程的实时控制。公开的过程控制器还允许CPU以不同的消息向所述多个1模块的任何组合同时地传输。
[0011]多通道串行通信接口可以包括多通道串行外围接口(M-SPI)。公开的过程控制器可以用于同步和异步系统两者。
【专利附图】
【附图说明】
[0012]图1是包括对接到多个1模块的过程控制器的常规控制系统的示意框图。
[0013]图2A是根据示例实施例的，包括对接到多个1模块的示例控制器的控制系统的示意框图，在CPU与所述多个1模块之间具有多个独立串行通信通道。
[0014]图2B是具有缓冲器以及控制和地址选择逻辑的示例串行通信引擎的框图。
[0015]图3是示出了从1模块到过程控制器的多字节消息的传输的时序图，示出了用于常规控制系统通信(用于针对字节O至字节η的中断的IBO至IBn)的消息的每个字节所需的中断，以及可以被用于公开的控制系统通信的每消息的单个中断(针对帧/消息O的IR))。
[0016]图4是示出了根据示例实施例的，在控制系统和使用在CPU与多个1模块之间的多个独立串行通信通道的多个1模块之间进行通信的方法中的步骤的流程图。
【具体实施方式】
[0017]参考附图来描述公开的实施例，其中，贯穿各图使用相同的附图标记来指定类似或等同元件。附图未按比例绘制并且它们仅仅是为了说明某些公开的方面而提供的。以下参考图示例应用来描述若干公开的方面用于说明。应理解，记载许多具体细节、关系以及方法是为了提供公开的实施例的完全理解。然而，相关领域的技术人员将容易认识到，可以在没有具体细节中的一个或多个的情况下或以其他方法来实行本文公开的主题。在其他情况下，没有详细示出众所周知的结构或操作以避免使某些方面含糊难懂。本公开不受动作或事件的图示的排序的限制，因为某些动作可以按不同的次序发生和/或与其他动作或事件同时地发生。更进一步地，不是所有图示的动作或事件都是实施根据本文公开的实施例的方法所需要的。
[0018]图2A是根据示例实施例的过程控制系统200的示意框图，其包括经由多个1模块120^12(^...120n(“共同的1模块120”)对接到多个1场器件231ρ2312...231η...的示例过程控制器210。在具有多槽背板252 (例如，4、8或12槽背板)的主机架251上示出了过程控制器210和1模块120。虽然未示出，过程控制系统200可以利用集线器/重发器也将过程控制器210连接到一个或多个远程定位的机架。
[0019]过程控制器210包括具有内部存储器211a (例如，寄存器存储器)的CPU 211和被示为M-SPI 220的多通道串行通信接口，所述多通道串行通信接口包括彼此电并联的多个串行通信引擎，其包括耦合到在图2A中的CPU 211的串行通信引擎221p2212、...221n。在图2B中示出了示例串行通信引擎221的框图，其包括可以由存储在存储器233a中的软件实施以提供示出的控制和地址选择逻辑224以及信号电平移位的缓冲器223。替代地，可以在硬件中实现缓冲器223以提供控制和地址选择逻辑以及信号电平移位。虽然该通信在图2A中被示为是具有4线总线的SPI，但公开的实施例更一般地应用于串行通信系统。
[0020]可以看到在图2A中的M-SPI 220提供了多个独立SPI通道，包括在CPU 211与串行通信引擎2211、2212、221n中的每个之间的分离(独立)通信路径以及在串行通信引擎2211、2212、22In中的每个与由示出的分离的MISO、MOS1、CLK和MS路径提供的各个1模块12(V1202、...120n之间的独立通信路径。具有分离的MISO、MOSI, CLK和MS路径的独立SPI通道使得CPU 211能够在任何时间处从所述多个1模块12(^120^...120n中的一个或全部(任何组合)并且因此从任何的1场器件231ρ2312...231n同时地接收信号。当被控制的过程是在运行生成有形产品的物理(工业或制造)过程的工厂处时，I/O场器件231p2312...231n—般地包括诸如量表、致动器、阀、传感器的设备。在一个应用中，过程控制系统200是分布式控制系统(DCS)，其中，系统的元件贯穿整个系统分布，每个部件子系统由一个或多个分布式(远程)过程控制器控制。
[0021]如上文描述的那样，在系统200中使用MS1、MS2、MSN以允许1模块120与过程控制器210同时地通信。相对地，在图1中示出的已知过程控制系统100中，过程控制器110按要求传送到1模块(顺序地或按照某种其他次序)，其中在任何给定时间处仅可以对所述多个1模块120中的一个进行寻址(与之谈话/从其收听)。在图1中的MS线以类似于说话者与听众之间的离散会话的一对一关系来指定1模块120中的哪一个正在被寻址。在该已知布置中，如果听众(例如，1模块)中的多于一个成员已经在答复/说话，则说话者(过程控制器)将不能理解听众中的一个成员。相对地，诸如在图2A中示出的过程控制系统200的公开的过程控制系统通过将1模块120中的每个(每个听众成员)有效地放置在实际上允许同时地进行多个会话的不同“房间”中，使得一个1模块不干扰其他1模块，来移除听众混乱过程控制系统100，即使超过一个听众成员正在同时地对过程控制器进行答复/说话。
[0022]所述多个串行通信引擎2211、2212、221n可以包括一个或多个现场可编程门阵列(FPGA)0单个FPGA可以实现所述多个串行通信引擎221。替代地，在另一实施例中，所述多个串行通信引擎221包括一个或多个可编程逻辑器件(PLD)或专用集成电路(ASIC)。在图2B中示出的用于串行通信引擎221的缓冲器223提供独立的传输和接收消息缓冲来支持与每个1模块120相关联的在图2A中示出的多个独立串行通信通道中的每个。如上文记录的那样，缓冲包括信号的保护和电平移位。在一个实施例中，存储器223a可以包括随机访问存储器(RAM)，诸如静态RAM (SRAM)0
[0023]CPU 211—般包括具有内部实施的存储器211a的微处理器或微控制器。1模块120也包括缓冲器123，其包括存储器123a和被示为微处理器(μΡ) 127的微处理器或微控制器。缓冲器123可以是硬件器件并且存储器123a可以是在μΡ 127上内部实施的。SPI通信被用于来回地传递命令以及数据和状态信息，以实现正在被控制的过程的协调的实时控制。
[0024]相对地，上文描述的已知的过程控制系统100使过程控制器110以调度为基础、一个接一个地与1模块中的每个通信。在该已知的控制系统100中，在过程控制器110与1模块120之间的通信不可以是流式的(数据背靠背)，因为CPU 111必须随着信号被发送或接收而花费时间来处理信号。这限制了在选择的时间窗中可以传送的数据量；显著地减少了系统100的总定时，因为在任何时间处，通信被限制于单个1模块。
[0025]由诸如过程控制器210的公开的过程控制器使能的M-SPI方法提供了独立通信路径，其使得能够从多个1模块120向CPU 211传输同时消息以及使得CPU 211能够向所述多个1模块120的任何组合同时地传输不同消息两者。公开的M-SPI方法还增强了系统的鲁棒性，因为针对I/O模块12(^12(^...120n中的每个到过程控制器120的独立通信路径意味着1模块12(^12(^...120n中的任何的严重故障将不会如其由于故障的通道无论其是否具有适当的许可，驱动共享的单个通信通道而对于控制系统100将是的那样使整个控制系统200停机(down)。
[0026]公开的系统210的益处包括允许控制器与它的关联的I/O模块12(^12(^...120n中的两个或更多同时地通信。这是显著的益处，因为其虑及在1通道本身之间的最真实的同步(truest synchronizat1n)以及与控制系统100相比更快的扫描速率。同步还提供了由在来自1场器件231p2312、...231n的测量与由控制器210提供的输出控制动作之间的延迟引起的较少的有噪声的控制器动作。每个I/O模块12(^12(^...120n也被允许具有在被传输到控制器210的字节和/或消息之间的自己的独特延迟，其允许控制系统具有可以被维持贯穿其寿命周期的主要的改善。此外，可以在具有对整体通信周期时间的最小影响或没有影响的情况下，将新的10模块120添加到系统架构(例如，当工厂添加机器以增加产品输出时)。
[0027]公开的控制器210还消除了由对诸如已知控制系统100的已知的基于SPI的控制系统固有的顺序消息发送引起的累积的延迟。控制系统100的消息结构可以具有在从大约25 至150 范围内的在字节之间的延迟。这些延迟是跨整个消息发送循环累积的，并且是针对每个1/0模块累积的。如上文描述的那样，本文公开的M-SPI方法通过将消息循环时间限制于针对在系统中的单个最坏情况1/0模块来消除这样的延迟。
[0028]公开的实施例的其他益处包括较少中断的使用。使用常规SPI通信方案，诸如由控制系统100实现的常规SPI，可以由应用于每消息/帧的每个字节/字符的中断例程来处理在从任何1模块120中到过程控制器110的消息中的每个字节或字符传送。公开的M-SPI将中断减少至每1模块120消息单个中断，大大增强了系统可用性和性能。
[0029]图3是示出了从1模块120到过程控制器CPU 111的多字节消息的传输的时序图，包括针对常规控制系统100通信的每个字节/特性所需的中断(用于针对字节O至字节η的中断的IBO至IBn)以及可以用于使用公开的控制系统200的通信的每帧/消息的单个中断(IF)(用于帧/消息O的IF0)。针对常规控制系统100处理由1模块120传输并且由过程控制器110接收的帧/消息的每个字节/字符所需的IB (用于针对字节O至字节η的中断的IBO至IBn)施加显著的中断负担。由公开的控制系统200提供的M-SPI方法通过发送被示为定位于帧/消息的结尾处的每帧/消息的IR)的单个IF中断，而不是发送在消息的每个字节/字符之后的IB来识别帧/消息的结束而卸下该中断负担。由于通常的消息包括大约40个字节，所以公开的M-SPI显著地减少了中断负担，诸如减少针对40字节的消息的97.5%。
[0030]如上文记录的那样，也极大地改善了诸如控制系统200的公开的控制系统的故障容忍度。在诸如控制系统200的公开的控制系统上的SPI或I/O模块上的单个故障点将不会如其针对控制控制系统100将是的那样阻止更高级的系统适当地运行。
[0031]具有独立通道的公开的控制器210也不会将用户锁定到任何一个特定的数据协议中。该特征支持独立通道上的多个数据协议，诸如工业协议MODBUS (由Modicon在1979年首次公布以使用其可编程序逻辑控制器(PLC)的串行通信协议，其利用在消息之间的延迟来使消息成帧。公开的实施例可以使得MODBUS或其他行业协议更有效。这样的协议一般每个都具有多个可编程的延迟以基于I/O模块的单独的要求定制字节和消息间隙。还可以将消息设置成诸如以期望的速率重复地传输相同的消息/请求，进一步将CPU 211从加载决不改变的请求卸下。
[0032]在图3的时序图中被示为Ii7O的单个中断Ii7O之后的时间延迟丨5可以服务于至少两个目的。一个目的是延迟新消息被传送，类似于在口头通信的句子之间采用的停顿。第二个目的是用于使得其能够一个接一个地重复该消息。该能力进一步将过程控制器从将在正常操作下通常被重复的消息重新组装卸下，诸如恒定地监视在熔炉中的温度感测设备将需要的那样，其中不仅温度，而且温度的改变速率和偏差对于过程控制都是重要的。虽然针对单个重复的消息一般地描述，但公开的实施例可以用于重复的一组公共消息。
[0033]为了在控制器配置期间配置在过程控制系统中的公开的可编程过程控制器210，用户经由编程，诸如经由甚高速集成电路硬件描述语言(VHDL)语言，可以指定针对特定应用所需的功能块的数量和类型。公开的过程控制器210可以包括定时机制以允许在传输串行字符之间的用户可设置的延迟时间。
[0034]可以采用多个时间延迟来确保数据协议更好地利用可用的带宽和过程控制器的处理能力。在图3中的Ttl提供从MS线被驱动到数据传输开始的延迟，使得选自所述多个1模块120的从属设备有时间改变其操作模式并将第一字节放到其传输寄存器中。T1为处理器做好准备以处理传输和接收的数据。T2提供与Tl相同的功能，但是使能更细的调谐，因此如果协议和过程可以较快地操作或者在某些情况下较慢地操作，一旦协议被专用于通信任务，则可以按要求对其进行调整。这类似于在开始会话之前在人群中以姓名对某人进行称呼；因此，一旦特定1模块被寻址，其花费更多的处理时间，则剩余的字节可以使用较小的延迟，因为1模块处于更高效的通信模式中以接收信息，因为需要较少的处理时间。T4允许处理器清除(clean up)消息处理的时间并且防止从属1模块120中的其他进行通信。
[0035]图4是示出了在诸如由工厂运行的过程的涉及多个1场器件的物理过程的过程控制的方法400中的步骤的流程图。步骤401包括通信地连接过程控制器，该过程控制器包括CPU以及包括彼此并行地耦合到所述CPU的多个串行通信引擎的多通道串行通信接口，其中，所述多通道串行通信接口提供在CPU与多个1模块之间的多个独立串行通信通道，并且其中所述多个1模块耦合到多个1场器件。步骤402包括CPU控制涉及所述多个1场器件的物理过程。
[0036]步骤402a包括从所述多个1场器件向所述多个1模块传输信号(例如，数据和状态)。步骤402b包括使用所述多个独立串行通信通道从所述多个1模块中的两个或更多向多通道串行通信接口同时地传输通信信号，其中，所述多通道串行通信接口缓冲该通信信号。步骤402c包括从多通道串行通信接口向CPU传输通信信号。步骤402d包括CPU处理通信信号。步骤402e包括CPU发送控制信号以经由所述多个1模块来控制所述多个1场器件。
[0037]可以一般地应用具有独立串行通信通道的公开的控制器210来使任何串行/顺序、同步或异步通信系统受益。在两个不同的应用空间中提供示例。一对一通信系统可以利用时间延迟和在中断开销处理中得减少两者，诸如需要无中断处理时间来完成其分配的任务的那些，例如图形接口的连续更新或伺服设备的定位类型。一对多通信系统也可以利用分离(单独)通信路径的附加鲁棒性的优势来确保单个故障点不会使整个模块化系统停机(使其不可操作)。例如，监视在病人身上的多个传感器的医学设备。并行感测和控制系统的高速协调，其中，顺序操作引入归因于在进行测量所需的模块之间的固有通信延迟的时间误差。所述延迟导致后续控制算法的噪声或不准确，诸如在实时滤波应用和被称为PID控制功能的高准确度比例、积分、偏差中发现的那些。
[0038]虽然上文已经描述了各种公开的实施例，但应理解，它们仅仅是以示例而非限制的方式提出的。在不背离本公开的精神和范围的情况下，可以根据本公开对本文公开的主题进行许多改变。另外，虽然可以关于若干实施中的仅一个公开了特定特征，但可将这样的特征与其他实施的一个或多个其他特征组合，如针对任何给定或特定应用可能是期望并且有利的那样。
[0039]本文所使用的术语仅仅是出于描述特定实施例的目的，并且不意图是限制的。如本文使用的那样，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文另外明确地指明。更进一步地，在【具体实施方式】和/或权利要求书中使用术语“包括”、“包含”、“具有”、“带有”、“有”或其变体的程度上，这样的术语意图以类似于术语“包括”的方式是包括性的。
[0040]如将由本领域的技术人员理解的那样，可将本文公开的主题实现为系统、方法或计算机程序产品。相应地，本公开采取以下形式:完全的硬件实施例、完全的软件实施例(包括固件、驻留软件、微代码等)或组合硬件或软件方面的实施例，这里可以统称为“电路”、“模块”或“系统”。更进一步地，本公开可以采取在具有实现在介质中的计算机可用的程序代码的表达的任何有形介质中实现的计算机程序产品的形式。
[0041]可以利用一个或多个计算机可用或计算机可读的介质的任何组合作为非瞬时型机器可读存储介质。计算机可用或计算机可读介质可以是，例如但不限于，电子、磁、光、电磁、红外或半导体系统、装置或设备。计算机可读介质的更具体的示例(不排他的列表)将包括非瞬时型介质，其包括以下内容:具有一个或多个线的电连接、便携式计算机盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、便携式压缩盘只读存储器(CDR0M)、光存储设备或磁存储设备。
[0042]以下将参照根据本发明的实施例的方法、装置(系统)和计算机程序产品的流程图图示和/或框图描述本公开。应理解，流程图图示和/或框图的每个框以及在流程图图示和/或框图中的框的组合，可以由计算机程序指令实施。可以将这些计算机程序指令提供到通用计算机、专用计算机或其他可编程数据处理装置的处理器，来产生机器，使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于在实施流程图和/或框图中的一个或多个框中指定的功能/动作的装置。
[0043]也可以将这些计算机程序指令存储在物理计算机可读存储介质中，其可以指导计算机或其他可编程数据处理装置以特定方式运转，使得存储在计算机可读介质中的指令产生包括实施在流程图和/或框图的一个或多个框中指定的功能/动作的指令装置的制造品O
[0044]也可以将计算机程序指令加载到计算机或其他可编程数据处理设备上以使得在计算机或其他可编程装置上执行一系列操作步骤，以产生计算机实施的过程，使得在计算机或其他可编程装置上执行的指令提供用于实施在流程图和/或框图的一个或多个框中指定的功能/动作的过程。
【权利要求】
1.一种过程控制器(210)，包括: 中央处理单元(CPU) (211)，以及 多通道串行通信接口(220)，其包括彼此并行地耦合到所述CPU的多个串行通信引擎(221^221^2213), 其中，所述多通道串行通信接口提供在所述CPU与多个输入/输出(1)模块(120)之间的多个独立串行通信通道，所述多个独立串行通信通道使得所述CPU能够在任何时间处从所述多个1模块的任何组合同时地接收信号。
2.如权利要求1所述的过程控制器，其中，所述多通道串行通信接口(220)包括多通道串行外围接口(M-SPI) (220),并且其中所述多个独立串行通信通道包括串行外围接口(SPI)通道。
3.如权利要求1所述的过程控制器，其中，所述多通道串行通信接口(220)包括多个独立的传输和接收消息缓冲器(223)，其包括针对所述多个独立串行通信通道中的每个的存储器(233a)。
4.一种过程控制器(210)，包括: 中央处理单元(CPU) (211)，其包括微处理器，以及 多通道串行外围接口(M-SPI) (220)，其包括彼此并行的多个串行通信引擎(221工、2212、2213)，所述多个串行通信引擎包括耦合到所述CPU的现场可编程门阵列(FPGA)， 其中，所述M-SPI提供在所述CPU与多个输入/输出(1)模块(120)之间的多个独立串行外围接口(SPI)通信通道，所述多个独立SPI通信通道使得所述CPU能够在任何时间处与所述多个1模块的任何组合同时地通信，以及 其中，所述M-SPI包括多个独立的传输和接收消息缓冲器(223)，其包括针对所述多个独立SPI通信通道中的每个的存储器(233a)。
5.一种过程控制的方法(400)，包括: 连接(401)包括中央处理单元(CPU)以及包括彼此并行地耦合到所述CPU的多个串行通信引擎的多通道串行通信接口的过程控制器，其中所述多通道串行通信接口提供在所述CPU与多个输入/输出(10)模块之间的多个独立串行通信通道，并且其中所述多个1模块耦合到多个1场器件， 所述CPU控制(402)涉及所述多个1场器件的物理过程，包括: 将信号从所述多个1场器件传输(402a)到所述多个1模块； 使用所述多个独立串行通信通道将通信信号从所述多个1模块中的两个或更多同时地传输(402b)到所述多通道串行通信接口，其中所述多通道串行通信接口缓冲所述通信信号， 将所述通信信号从所述多通道串行通信接口传输(402c)到所述CPU ； 在所述CPU处处理(402d)所述通信信号，以及 所述CPU经由所述多个1模块来发送(402e)控制信号以控制所述多个1场器件。
6.如权利要求5所述的方法，其中，所述多通道串行通信接口包括多通道串行外围接口(M-SPI)，并且其中所述多个独立串行通信通道包括串行外围接口(SPI)通道。
7.如权利要求5所述的方法，其中所述多个1模块具有在它们传输的字节和/或消息之间的不同的延迟。
8.如权利要求5所述的方法，其中所述多个独立串行通信通道同时地使用两个或更多不同的数据协议。
9.如权利要求5所述的方法，其中所述多通道串行通信接口包括多个独立的传输和接收消息缓冲器，其包括针对所述多个独立串行通信通道中的每个的存储器。
10.如权利要求5所述的方法，其中在所述CPU与所述多个1模块之间被用于切换到所述CPU以开始与所述多个1模块中的另一个通信的中断处理由在每个消息的结束处的单个中断组成。
11.如权利要求10所述的方法，进一步包括在所述单个中断之后的时间延迟。
【文档编号】G06F13/14GK104335192SQ201380029591
【公开日】2015年2月4日 申请日期:2013年5月13日 优先权日:2012年6月6日
【发明者】M.D.卡尼, F.J.克罗 申请人:霍尼韦尔国际公司