光纤反射内存卡及光纤反射内存网的制作方法
【专利摘要】一种光纤反射内存卡，包括PCI接口控制模块、主控模块、存储模块、串行/解串模块和光电模块。所述主控模块用于接收串行/解串模块传回的高速并行数据，还为存储模块提供高速数据和控制接口；所述存储模块用于将本地数据和从网络中接收的数据按照不同的节点号存储在其相应的地址；所述串行/解串模块，用于实现多路数据的串行化以及将接收的串行数据进行解串；所述光电模块用于将串行/解串模块送来的高速串行电信号转换成光信号，同时将外部光纤网络送入的光信号还原成高速串行电信号然后送入串行/解串模块；所述PCI接口控制模块用于通过PCI总线与外部的计算机进行通信。
【专利说明】光纤反射内存卡及光纤反射内存网
【技术领域】
[0001]本发明涉及一种指反射内存卡和反射内存网，特别是一种可用于实时通信的低传输延迟、高传输速率、单模长距离、传输延迟具有确定性和可预测性的光纤反射内存卡和光纤反射内存网。。
【背景技术】
[0002]飞行模拟器是一种典型的分布式飞行仿真系统。飞行模拟器不但要能进行起落航线、大航线、特技等各种科目的模拟飞行训练，而且还可以对飞机的大部分特情及不同飞行条件下的飞行情况进行模拟，为了便于飞行模拟训练与教学，还设置了记忆、重现等功能。飞行模拟器一般包括飞机模拟座舱、计算机成像系统、虚像显示系统、三自由度运动平台系统、音响系统、控制台和计算机网络等部分组成。
[0003]为了达到真实的效果，网络通信是至关重要的。如果系统使用一个传统的以太网(Ethernet)网络连接系统各模块，这种连接有若干缺点。例如，为了达到实时的显示和实时的响应，有大量的数据需要计算，需要高速传递大量的数据，对数据延迟的要求也很苛刻。而传统的网络无法满足实时性的要求。
[0004]传统的网络技术，如以太网，FDDI等在实时应用中存在以下几方面的缺点:
[0005]I)不确定性:确定性对于大多数基于OSI (开放式系统互连)七层协议模型兼容网络是不可能做到的；
[0006]2)延迟不可预测:对于实时数据传输而言，一个实时系统的输出有可能作为另一个实时应用系统的输入，这种情况下数据输入的时间具有重大的时效意义，但是传统网络技术很少关注传输延迟最小化问题；
[0007]3)不可靠:很多实时仿真测试系统需要绝对的数据完整，不能容忍数据差错。如果一个错误出现，它必须立即被改正，传统网络技术无法保证这样的高可靠性；
[0008]4)不支持跨平台:实时仿真测试系统往往由大量不兼容的处理系统组成，有的是工业控制PC，有的是工作站，有的又使用嵌入式系统。因此，网络通信模块需要具备对不同平台的系统进行支持的能力，即跨平台能力，而传统网络技术不具备这种能力。
【发明内容】
[0009]为了克服现有技术中的上述缺点，本发明提供了一种光纤反射内存卡以及光纤反射内存网。
[0010]本发明解决其技术问题所采用的技术方案是:
[0011]—方面，本发明提供了 一种光纤反射内存卡，包括PCI接口控制模块、主控模块、存储模块、串行/解串模块和光电模块，所述主控模块用于接收串行/解串模块传回的高速并行数据，还为存储模块提供高速数据和控制接口，并且还满足PCI结构下的系统总线接口协议；所述存储模块用于将本地数据和从网络中接收的数据按照不同的节点号存储在其相应的地址；所述串行/解串模块，用于实现多路数据的串行化以及将接收的串行数据进行解串；所述光电模块用于实现光电、电光转换，用于将串行/解串模块送来的高速串行电信号转换成光信号，同时将外部光纤网络送入的光信号还原成高速串行电信号然后送入串行/解串模块的解串电路；所述PCI接口控制模块用于通过PCI总线与外部的计算机进行通信，并将来自计算机的指令发送给主控模块。
[0012]根据上述的光纤反射内存卡，所述串行/解串模块包括发送通道和接收通道，其中编码器、串行器、发送器以及时钟产生电路组成发送通道；解码器、解串器、接收器以及时钟恢复电路组成接收通道。
[0013]根据上述的光纤反射内存卡，所述光纤反射内存卡采用10层电路板结构，所述10层分别是顶层、第1-第8中间层和底层，其中第1、第5和第8中间层为地层，第4中间层为电源层，其它层都为信号层。
[0014]根据上述的光纤反射内存卡，所述存储模块采用DDR SDRAM作为存储芯片，其中DDR的信号根据其传输内容相似性可分为控制信号组、时钟组、地址总线组和数据总线组；其中同一组的间距较小，而不同组的则保持较大的间距，而且不同的组在不同的PCB层走线。
[0015]根据上述的光纤反射内存卡，数据信号线与地址和控制线之间的间距具有至少4倍线宽。
[0016]根据上述的光纤反射内存卡，所述DDR分成多个同步组，在进行布线时，将同步的信号线布成相同的长度，即需进行等长线设计。
[0017]根据上述的光纤反射内存卡，所述串行/解串模块具有发射并行数据线和接收并行数据线，这两种数据线分散在不同的层进行布线而且具有较大的间距。
[0018]根据上述的光纤反射内存卡，同一类型的信号线具有相同的长度。
[0019]根据上述的光纤反射内存卡，所述串行/解串I旲块与光电I旲块的闻速串行接口、存储模块的时钟和高速分布式总线都使用差分传输线，在差分走线时，两根差分信号对应尽量靠近，而且差分对的两个信号线须保持等长。
[0020]另一方面，本发明提供了一种光纤反射内存网，包括采用环形或者星形方式连接的多台计算机，其中每台被连接的计算机中都安装有上面任意一项所述的光纤反射内存卡，各个内存卡通过光纤进行连接，而且各个内存卡在逻辑上共用一段地址。
[0021]有益效果
[0022]反射内存网与以太网和FDDI的区别首先在数据通信的实现上，以太网和FDDI采用软件的方法实现OSI模型中各相邻层间的数据通信，整个过程要占用机器的CPU时间，且数据包一般较大，因此以太网和FDDI的通信方式有利于提高带宽和效率，但不利于量小而突发性强的实时数据传输；而反射内存网采用硬件方法实现数据通信，通信完全不占用CPU时间，且其数据包非常小，有利于突发性的数据传输，可以满足实时应用。反射内存网的确定性和可预测性以及支持中断信号传输是反射内存网与以太网和FDDI相比的主要优点。以太网的CSMA/CD(载波监听多路访问/冲突检测)的传输机制决定了其难以保证传输延迟的确定性，FDDI网络传输也具有确定性，但它不支持中断传输，限制了其在实时系统中的应用"中断信号是实时系统中非常重要的功能，可用于系统中的同步和事件响应。另夕卜，反射内存网和以太网相比具有更为可靠完善的硬件错误诊断和处理机制"综合以上原因，反射内存网是一种快速的实时网络，它可以用来连接各种计算机，可以有效地解决实时系统中数据传输的实时性问题，因此有广泛的应用领域。
【专利附图】
【附图说明】
[0023]下面结合附图和实施例对本发明进一步说明。
[0024]图1是本发明的电路工作原理图。
[0025]图2是本发明的PCB板层分布图。
【具体实施方式】
[0026]在飞行仿真系统中，为了尽量缩短整套系统的响应延时，避免网络通信的不可预测性，提高飞行仿真系统的逼真度，现在有许多飞行仿真系统中都采用了先进的实时网络技术。由实时网络技术构建起来的实时系统是一种能够在确定的时间内执行计算或处理功能并对外部的异步事件做出响应的计算机系统。实时网络最重要的特点就是其通信的确定性和可预测性，就是说实时网络中各节点间数据传输的时间是确定的，即可预测的。网络内存网就是一种高速.实时、确定性的实时网络，可以较好地解决飞行仿真实时系统中数据传输的实时性问题，提高网络数据的传输速率及纠错能力。
[0027]反射内存网是一种高速的实时网络，它允许采用不同的总线结构和不同的操作系统的计算机以确定的速率分享实时的数据。
[0028]光纤反射内存网实际上是在每台被连接的计算机里都安装一块光纤反射内存通信板卡，各反射内存卡通过光纤进行连接。这些卡形成一个连续的网络结构，反射内存卡之间通过自定义的网络协议进行通信，各个反射内存卡在逻辑上共用一段地址。在反射内存网络中，反射内存在物理上分布于各个计算机中(反射内存卡中)，逻辑上共享同一段内存地址。任何一台计算机都可以像访问普通内存一样方便地访问共享的反射内存。由于反射内存网络采用了简化的网络协议，所以具有非常高的传输速度。对反射内存网络中的计算机而言，根本不用考虑反射内存卡之间的传输问题，从而极大地减轻了计算机的工作负担。一旦反射内存网络中的任何一台计算机向反射内存写数据，改写的数据立刻以很高的速度，通过高速光纤网络传输到其它网络节点的复制共享内存。也就是说，数据的传输物理上完全独享高速专用网络。整个数据复制过程没有总线冲突，没有耗时的协议开销，也没有不可确定的数据破坏。各处理器之间的通信速度和访问内存的速度一样快，从而保证了整个系统的实时性。
[0029]反射内存板使用简单的读写方式，反射内存网上的数据传输是纯硬件操作，不需要考虑网络的通信协议，软件上只需要几行代码就可完成对反射内存板的读、写操作，因此相对于以往基于TCP/IP或UDP/IP实时网络技术来说，它极大的提高了系统实时通信、数据共享和信号调试的能力，简化了飞行仿真器实时要求设计的复杂性，为异步系统的数据通信、共享和同步提供了简便、实用的方法，使分布式仿真系统结构的设计及实现更为简单。
[0030]下面结合附图对本发明中采用的光纤反射内存卡的结构以及PCB布局和高速布线情况进行详细说明。
[0031]光纤反射内存卡主要是采用高性能的可编程逻辑器件(例如FPGA)作为总体控制器，完成对外围器件的逻辑控制、外围高速数据接口、内部数据流控制等功能。参考图1，光纤反射内存卡主要包括PCI接口控制、主控模块(例如FPGA)、存储模块、串行/解串模块、光电模块。所述光纤反射内存卡还可以包括与主控模块相应的配置电路。
[0032]下面对组成内存卡的各个模块进行详细说明:
[0033]目前PCI总线技术已经得到广泛的应用，设计起来非常方便，主要有两种方案能够实现PCI总线接口，专用PCI接口芯片设计方案和可编程逻辑器件设计方案。采用专用PCI接口芯片设计时，设计者不需花费大量的精力去了解PCI总线的详细工作原理，只需要把精力集中于系统设计上就可方便的完成PCI接口电路的设计。该方案具有设计简单、开发周期短等特点。可编程逻辑器件设计方案是采用符合PCI总线规范的可编程逻辑芯片来实现PCI总线接口。由于目前几乎所有的可编程器件生产厂商都提供严格测试的PCI接口功能模块，用户只需对相应的IP核进行组合设计即可实现PCI接口的设计。采用可编程逻辑器件方案最大优点在于其灵活，一般来说，典型的PCI设计并非要实现PCI所有功能，设计时只需选择完成需要的PCI功能即可。因此这种设计方案具有很强的灵活性，同时也便于功能升级。
[0034]通过上面对两种PCI总线接口实现方案的比较，可以看出采用可编程逻辑器件的设计方案的主要优点在于设计的灵活性强，因此优选使用IP核来实现PCI总线与FPGA的接口。当然本领域技术人员显然知道专用PCI接口芯片设计方案和可编程逻辑器件设计方案这两种方案都能用于本发明。
[0035]在反射内存卡中，主控模块起着最为关键的作用，它不仅需要接收串行/解串模块(SerDes芯片)传回的高速并行数据，还需要提供存储模块所需的高速数据和控制接口，并且还满足PCI结构下的系统总线接口协议，它是整个通信板的枢纽。主控模块优选使用FPGA,更优选取ALTERA公司的EP1S20系列作为主控芯片，这款芯片价格适中，国内有现货，应用较为成熟，有可借鉴的技术资料，满足系统使用需求。当然主控模块也可以选用其它种类的常见控制芯片，例如PAL、GAL、CPLD等各种可编程器件。
[0036]存储模块也就是反射内存，本地数据和从网络中接收的数据会按不同的节点号存储在其相应的地址。存储器是本模块的主体，所以存储器的选择对于本模块的性能尤其重要。本发明优选采用市面上已经成熟的DDR SDRAM作为存储芯片，例如可考虑利用4片32MB容量的芯片实现128MB的存储要求。
[0037]串行/解串模块即SerDes模块，用于实现多路数据的串行化以及将接收的串行数据进行解串。主要由发送通道和接收通道组成:编码器、串行器、发送器以及时钟产生电路组成发送通道；解码器、解串器、接收器以及时钟恢复电路组成接收通道。针对传输速率
2.125Gbps的要求，可以优选TLK2501作为串行/解串模块。
[0038]光电模块是实现光电、电光转换，具有独立的发射驱动和接收放大电路，收发功能合一。用于将SERDES串行电路送来的高速串行电信号转换成光信号，同时将外部光纤网络送入的光信号还原成高速串行电信号送入SERDES的解串电路。针对传输距离> 10km、传输接口 LC双工形式的要求，本发明优选Finisar公司的FTLF1319作为光电模块，其工作波长1310nm,传输距离大于10km，传输速率2.125Gbps，LC双工，小型化SFF封装。
[0039]本领域技术人员显然可以设计需要选择其它种类的合适的存储芯片、串行/解串模块和光电模块。
[0040]光纤反射内存卡包含了众多的高速器件和高速数据接口，因此，在具体的PCB实现上就会提出更高的要求，以确保电路板上各器件能够正常运行且不相互影响，各信号通道能够高速且稳定地传输数据。夏明对PCB布局以及高速布线的相关情况进行详细说明。
[0041]综合器件特点、布线难易程度以及其它因素，光纤反射内存卡采用10层电路板结构。其构成如图2所示。在电路板层分布上采用三个层作为地层，将各个信号层分隔开。采用这种结构是因为该传输板上很多信号线传输的都是高速信号，如采用一般的分层结构，信号层之间相邻，那么在信号高速传输时，层与层之间的相邻信号线影响相当得大，远远大于同一层的并行相邻走线。此外，由于没有参考平面，很难设计合适的匹配阻抗。而采用图2中的结构，各个信号被地层分离，避免了相邻层之间的串扰和辐射影响，而且阻抗比较稳定，适合于高速信号线的传输。该结构的另一个特点是地层与电源层紧紧相邻，使得电源电流形成了一个最短的回流路径，减小了电磁辐射的影响，并且，由于电源层与地层之间距离的缩短，能够产生电容器的效果，使得信号环境更加稳定。
[0042]在布线之前，需要完成各个器件在电路板上的布局。系统的布局是否合理，直接影响到了布线的难易程度、各器件的散热及EMI特性以及电路板最终的性能。
[0043]一般来说应注意以下几点:
[0044](I)系统布局应保证布线的合理或者最优，能保证布线的可靠进行，需要对信号的走向以及电源和地线网络有整体的了解和规划。
[0045](2)印制板尺寸是否与需求尺寸相符，能否符合PCB制造工艺要求。元件在二维、三维空间上有无冲突。注意器件的实际尺寸，特别是器件的高度。PCI板卡上器件的高度一般不能超过2cm。不少PCB板的电路布局和布线都设计得很漂亮、合理，但是疏忽了定位接插件的精确定位，导致设计的电路无法和其他电路对接。
[0046](3)元件布局是否疏密有序、排列整齐，是否全部布完。在元器件布局的时候，不仅要考虑信号的走向和信号的类型、需要注意或者保护的地方，同时也要考虑器件布局的整体密度，做到疏密均匀。
[0047](4)需经常更换的元件能否方便地更换，插件板插入设备是否方便。应保证经常更换的元器件的更换和接插的方便和可靠，调整可调元件是否方便。
[0048](5)热敏元件与发热元件之间是否有适当的距离。在需要散热的地方是否装有散热器或者风扇，空气流是否通畅，应注意元器件和电路板的散热。
[0049](6)信号走向是否顺畅且互连最短，插头、插座等与机械设计是否矛盾。线路的干扰问题及电路板的机械强度和性能是否有所考虑。
[0050](7)在满足上述条件的前提下，应考虑电路板布局的艺术性及其美观性。
[0051]在本发明中，70%的信号线为高速线，因此在布线设计时，一定要考虑到高速信号线的特点和一些限制，以提高信号传输质量。另外，由于DDR内存采用的是SSTL_2的单端电平形式，且设计时钟频率超过了 100MHz，单线数据率超过了 200Mbps。另外，TLK2501采用LVTTL的电平形式，设计频率也超过了 100MHz。因此，对于这些高速单端线，在布线时应采用一些约束措施，才能使信号能够稳定地传输。
[0052](I) DDR布线约束
[0053]DDR采用双数据率形式，其数据率是其传输时钟频率的两倍，在高速率下要保证信号的稳定传输，除了添加终端电阻避免信号反射以提高传输质量，还必须对DDR在电路板上的走线提出特别的要求，即需对DDR布线进行约束。一般来说，约束的内容包括线宽、间距以及布线长度。[0054]一般来说，DDR布线对线宽没有特定的要求，但是在速度非常高的情况下，需要考虑传输线的阻抗匹配问题，这就和布线宽度产生关系。本发明在DDR部分一般采用7mil的宽度进行布线。两个信号间的距离对信号完整性有比较大的影响，DDR在这方面也做了比较严格的规定。DDR的信号根据其传输内容相似性可分为几个组，包括控制信号组(RAS#、CAS#、WR#、CS#、CKE等等)、时钟组(CK、CK# )、地址总线组(AO-A13 )和数据总线组(DQ、DQS、DM)。
[0055]一般来说，同一组的间距可以较小，而不同组的则应保持较大的间距，特别是数据信号线与地址和控制线应有足够的间距(一般至少4倍线宽)，最好能在不同的PCB层走线，以避免控制信号线对数据信号所造成的串扰影响。除了信号线宽与间距，信号线之间的长度差异对信号能否接收产生比较大影响。因此，布线时，应尽量将同步的数据线布成相同的长度，即需进行等长线设计。DDR —般分成了 8个同步组，由8根DQ和DQS、DM组成，为了消除时序偏斜造成的读取错误，同一组类的10根信号线应布成等长。本发明的误差控制在±0.5mm，地址和控制线虽没有严格等长的要求，但也应尽量布成等长线，且应与时钟信号输入保持一定的距离关系。
[0056]在PCB板上通常采用布蛇形线的方式实现等长布线。蛇形线是PCB布线中经常使用的一种走线方式，其主要目的就是为了调节延时，满足系统时序设计要求。虽然，蛇形线会产生电感效应，破坏信号质量，但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。
[0057](2) TLK2501 布线约束
[0058]TLK2501并行数据接口采用的LVTTL电平形式，最大时钟频率为125MHz，采用的是单数据率传输形式。虽然TLK2501并行接口没有DDR接口的数据传输速率高，但其仍然属于高速信号，也需对其布线约束。
[0059]TLK2501有发射并行数据线和接收并行数据线，如果这两种方向不同的信号线在电路板上相隔较近的话，将会产生非常大的串扰，因此应尽量增大两种线的间距，并且尽量将它们分散在不同的层进行布线。同一个芯片的同一种类型的信号线也需要和相应时钟同步，因此也应实现长度约束，本发明在此处采用的误差量为土 1_。
[0060](3)差分传输线设计
[0061]本发明中，SerDes芯片与光收发模块的高速串行接口、DDR的时钟和高速分布式总线都需要使用差分传输线，差分信号和普通的单端信号走线相比，具有抗干扰能力强、有效抑制EMI和时序定位精确的特点。差分走线时，两根差分信号对应尽量靠近，这样可以增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。一般来说，差分信号线还需要一个参考地平面作为高频信号的回流。最重要的是，差分对的两个信号线须严格保持等长，在本发明中，差分对之间的长度差一般控制在+ 0.3mmο
[0062]虽然本发明的示例性实施例已在上文中被详细描述，当时本领域技术人员应当能够理解，以上的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。
【权利要求】
1.一种光纤反射内存卡，包括PCI接口控制模块、主控模块、存储模块、串行/解串模块和光电模块，其特征在于: 所述主控模块用于接收串行/解串模块传回的高速并行数据，还为存储模块提供高速数据和控制接口，并且还满足PCI结构下的系统总线接口协议； 所述存储模块用于将本地数据和从网络中接收的数据按照不同的节点号存储在其相应的地址； 所述串行/解串模块，用于实现多路数据的串行化以及将接收的串行数据进行解串； 所述光电模块用于实现光电、电光转换，用于将串行/解串模块送来的高速串行电信号转换成光信号，同时将外部光纤网络送入的光信号还原成高速串行电信号然后送入串行/解串模块的解串电路； 所述PCI接口控制模块用于通过PCI总线与外部的计算机进行通信，并将来自计算机的指令发送给主控模块。
2.如权利要求1所述的光纤反射内存卡，其特征在于:所述串行/解串模块包括发送通道和接收通道，其中编码器、串行器、发送器以及时钟产生电路组成发送通道；解码器、解串器、接收器以及时钟恢复电路组成接收通道。
3.如权利要求1或2所述的光纤反射内存卡，其特征在于:所述光纤反射内存卡采用10层电路板结构，所述10层分别是顶层、第1-第8中间层和底层，其中第1、第5和第8中间层为地层，第4中间层为电源层，其它层都为信号层。
4.如权利要求1或2所述的光纤反射内存卡，其特征在于:所述存储模块采用DDRSDRAM作为存储芯片，其中DDR的信号根据其传输内容相似性可分为控制信号组、时钟组、地址总线组和数据总线组；其中同一组的间距较小，而不同组的则保持较大的间距，而且不同的组在不同的PCB层走线。
5.如权利要求4所述的光纤反射内存卡，其特征在于:数据信号线与地址和控制线之间的间距具有至少4倍线宽。
6.如权利要求4所述的光纤反射内存卡，其特征在于:所述DDR分成多个同步组，在进行布线时，将同步的信号线布成相同的长度，即需进行等长线设计。
7.如权利要求1或2所述的光纤反射内存卡，其特征在于:所述串行/解串模块具有发射并行数据线和接收并行数据线，这两种数据线分散在不同的层进行布线而且具有较大的间距。
8.根据权利要求7所述的光纤反射内存卡，其特征在于:同一类型的信号线具有相同的长度。
9.如权利要求1或2所述的光纤反射内存卡，其特征在于:所述串行/解串模块与光电模块的高速串行接口、存储模块的时钟和高速分布式总线都使用差分传输线，在差分走线时，两根差分信号对应尽量靠近，而且差分对的两个信号线须保持等长。
10.一种光纤反射内存网，包括采用环形或者星形方式连接的多台计算机，其特征在于:每台被连接的计算机中都安装有如权利要求1-9中任意一项所述的光纤反射内存卡，各个内存卡通过光纤进行连接，而且各个内存卡在逻辑上共用一段地址。
【文档编号】G06F9/455GK103761137SQ201410007066
【公开日】2014年4月30日 申请日期:2014年1月7日 优先权日:2014年1月7日
【发明者】陆兆辉, 刘文利, 刘勇 申请人:中国电子科技集团公司第八研究所