一种开关信号控制的整流与限幅电路与无源射频标签的制作方法
【专利摘要】本发明属于射频识别【技术领域】，具体是指一种开关信号控制的整流与限幅电路，以及包含该整流与限幅电路的无源射频标签。本发明所述开关信号控制的整流与限幅电路将无源RFID标签的电感线圈天线所吸收并整流后的直流信号转化为高低电平信号，并输入到整流电路放电通路的控制输入端，根据电荷量的大小控制放电通路打开放电或处于关闭状态，通过对整流器电压幅度进行动态调整实现对电路电压的限幅控制，以满足芯片上半导体器件在过压保护的可靠性方面的要求，并防止读卡器端接收饱和现象的发生。
【专利说明】一种开关信号控制的整流与限幅电路与无源射频标签
【技术领域】
[0001]本发明属于射频识别【技术领域】，具体是指一种开关信号控制的整流与限幅电路，以及包含该整流与限幅电路的无源射频标签。
【背景技术】
[0002]无源射频识别(Radio Frequency Identification, RFID)标签本身不带电池，其依靠读卡器发送的电磁能量工作。由于它结构简单、经济实用，因而其在物流管理、资产追踪以及移动医疗领域获得了广泛的应用。
[0003]无源RFID标签工作时，其会从周围环境中吸收读卡器发送的电磁能量。无源RFID标签在吸收能量之后，将一部分能量整流为直流电源，以供无源RFID标签内部电路工作；无源RFID标签还将另一部分能量输入内部的调制解调电路。调制解调电路会对该能量中携带的幅度调制信号进行解调，并将解调后的信号发送给无源RFID标签的数字基带部分处理。
[0004]由于无源RFID标签与读卡器的距离是变化的，因此，当无源RFID标签工作时，其从周围环境中吸收的电磁能量也是变化的。当无源RFID标签离读卡器太近或读卡器发送的电磁能量太强时，无源RFID标签接收到的信号强度也较强，以至线圈上感应的电压超过了芯片中整流器模块所用的晶体管的耐压极限，造成晶体管的永久性损坏，导致RFID标签失效。
[0005]无源RFID标签通过负载调制的方式传输数据到读卡器，读卡器端的线圈探测到RFID标签端线圈的阻抗变化从而获取数据。当无源RFID标签离读卡器太近或读卡器发送的电磁能量太强时，从RFID标签端耦合回来的负载调制信号容易造成读卡器接受端的饱和，以至通讯失败。这种失败在读卡器首先发命令然后等待RFID标签应答的RTF通讯模式(Reader Talk First)下更容易发生。
[0006]为了解决上述耐压可靠性以及读卡器接受饱和的问题，RFID标签芯片电路内部需要施加幅度限制处理电路，以确保RFID标签上的天线两端电压被限制在一个预定的数值。幅度限制的实施可采用从整流支路上漏电流到地的方法，从而使整流器输出的电压水平得到控制。最理想化的设计要求漏电流通路在极弱场的情况下能够被有效关断，即完全不漏电，而在逐渐增强的场情况下，漏电流通路能够随时控制开始漏电的起点，以及漏电流的多少,达到动态调整的目的。
[0007]电子科技大学以2010年11月30日申请的名称为《一种用于超高频射频识别标签芯片的解调电路》，申请号为201010568305.4的发明专利中，幅度限制功能是通过一个电压比较器实施的，该电压比较器比较了包络检波电路产生的包络信号，即数据信息，和包络信号本身的均值之间的大小对比关系，从而由电压比较器后面的反相器输出高低逻辑信号，即解调后的信号。如此，即使在读卡器与电子标签之间的很近或很远导致的信号强度差异很大的情况下，该解调电路仍能够自适应地保证均值产生电路的稳定性，从而确保了解调电路正常稳定的工作。[0008]上述专利中所用的自适应调整第一 PMOS管栅极电压的技术是间接监控射频信号强度的一种方法。其中动态调整的对象是作为等效电阻用的PMOS管，使得在不同信号强度下该PMOS管的沟道等效电阻保持稳定，也即和电容组成的滤波时间常数稳定，最终获得稳定的检波效果，确保了解调电路正常稳定的工作。本申请针对整流器电压幅度的动态调整而监控射频信号强度的大小，调整对象为整流器的限幅电路，使得从天线端口到地的漏电流通路在不同的信号强度情况下有不同程度的开启程度，从而保护了射频前端的晶体管不受高压影响，也避免了读卡器端的接收饱和现象的发生。
[0009]株式会社岛津制作所以2008年6月9日申请的，名称为《限幅电路》，申请号为200880129721.5的PCT专利，提出一种利用晶体管的导通、截止切掉超出上下限阈值信号电压值的限幅电路。该限幅电路是用于对信号强度的限幅，且其针对的是有恒定电源输入的电路，不同于本申请中所采用的整流控制电路，且也无法将该电路转用于RFID电路中。
[0010]天津南大强芯半导体芯片设计有限公司以2007年8月20号申请的，名称为《一种射频识别标签电路系统结构及其工作方法与应用》，申请号为200710058875.7的发明专利，唯一的提出的发明点是从整流器输出的供电电源线分了几路给不同的模块，并以此提出提高了能量转换和使用效率的观点。首先，就其电源线分开几路接到不同模块的做法，是芯片设计中的常规做法，但是该申请中未能阐述清楚能量转换和使用效率是如何提高的，提高到什么程度。要达到真正的效率提高，光是该申请中所提到的接法(那本身就是一个普通接法)是不够的，用整流器输出支路直接给存储器控制模块的高压产生电路供电甚至会导致电荷泵所用的振荡器功耗很大的问题。其次，该申请没有涉及本专利申请所述用开关信号来调整整流器输入端电压幅度电路的方面，跟本专利申请的发明点没有重复性。
[0011]上海华虹集成电路有限责任公司以2006年03月17日申请的，名称为《用于非接触式IC卡和射频识别标签芯片的限幅保护电路》，申请号为200610024814.4的发明专利中，提出一种在强场范围内将通过天线耦合得到的能量限制在可以接受的范围内，同时不会影响芯片内部后续解调、稳压、时钟、复位电路的正常工作。该专利与本申请所存在的区别点在于:
[0012]1、因为限幅电路的目的不同，所以上海华虹的限幅电路是由高压或者低压的检测电路控制对一个电容的充放电来产生限幅信号。该限幅信号在比场强度的变化有着明显较大的时间常数，即缓慢反应天线上电压幅度的变化。这样的技术不能起到本申请所提出的过压保护的目的，因为在有限的时间常数之内，射频标签芯片内部的晶体管已经处在过压驱动的不可靠状态。所以本申请所公开的限幅电路对天线上电压的变化有着极快的反应速度，能够起到很好的保护作用。
[0013]2、上海华虹的限幅电路有两条泄放通路，其中一条慢通路，如前所述，不适合过压保护，另一条由解调信号控制的泄放通路，与本申请所公开的技术有着本质的不同。在很多应用于门禁卡等领域中的低成本射频标签芯片中，读卡器仅仅提供场能量，而标签电路的工作局限于“标签耦合到能量后启动上电，并直接发出自身所存储的信息”的简单模式，不存在该专利中所用到的解调电路，也即不能提供控制泄放通路的信号。本申请所公开的限幅电路由电源电压与判定电路输出开关信号控制限幅电路的通路，与是否存在解调电路无关，与解调电路输出的解调信号本身特性无关。相比之下本申请所公开的技术在高性能射频标签和低成本射频标签均有更广泛的适用范围。[0014]3、上海华虹的高压检测与低压检测信号所控制的开关管有两个恒定电流源作为偏置，在无源射频标签系统中将造成较大的直流功耗，不利于达到低功耗，高灵敏度的目的。本申请所公开的技术利用电源检测和判定电路所输出的开关信号控制若干个不同泄放能力的通路的打开和关断，以达到限幅的目的。泄放电流在本申请所公开的技术中达到了细分化，有着更好的能量效率。
[0015]4、上海华虹的限幅电路在检测天线两端电压上存在两个判断点，即电压过低的临界点和电压过高的临界点。当天线两端的电压低于电压过低的临界点时，电容上的电荷得到泄放。当天线两端电压高于电压过高的临界点时，电容上的电荷得到充电积累。这其中的问题是当天线两端的电压处于两个临界点之间时，上下两个控制开关均处于关断状态，电容上的电压是浮动的，不受任何信号控制。在无源射频标签芯片中这是一个致命的问题，容易造成不可控的泄放电流而损失能量，影响标签的灵敏度。
【发明内容】
[0016]本发明实施例目的在于提供一种将无源RFID标签的电感线圈天线所吸收并整流后的直流信号转化为高低电平信号，并输入到整流电路放电通路的控制输入端，根据电荷量的大小控制放电通路打开放电或处于关闭状态，通过对整流器电压幅度进行动态调整实现对电路电压的限幅控制，以满足芯片上半导体器件在过压保护的可靠性方面的要求，并防止读卡器端接收饱和现象的发生。
[0017]为实现上述目的，本发明所采取的技术方案为:
[0018]一种开关信号控制的整流与限幅电路，所述该电路包括:
[0019]谐振电容，与谐振电感并联连接于第一天线端与第二天线端之间，用于与谐振电感组成谐振电路，接收外部电磁场并将其耦合至整流电路；
[0020]整流电路，其输入端连接至第一天线端与第二天线端，用于将所述谐振电路耦合的交流电源转换为直流电源，所述整流电路的第一输出端输出至外部负载电路，其第二输出端输出至电源电压探测与判定电路，用于为电源电压探测与判定电路提供判定电压，其第三输出端通过至少两个并联的N型MOS管接地作为放电通路，用于在场强过强时将电荷输出至地；
[0021]至少两路电源电压探测与判定电路，其电源输入端连接至所述整流电路第二输出端，其输出端连接至所述整流电路的至少两路放电通路的控制输入端，用于根据第一天线端与第二天线端之间的电荷量大小控制所述整流电路的放电通路打开或关闭，实现控制该输出端的漏电状态。
[0022]本发明实施例的另一目的在于提供一种包括上述开关信号控制的整流与限幅电路的无源射频标签。
[0023]本发明所述一种开关信号控制的整流与限幅电路，在整流电路的放电通路并列设置有X个宽长比各不相同的N型MOS管，并且设置与所述X个N型MOS管数目相同的电源电压探测与判定电路，所述电源电压探测与判定电路输出端分别连接至所述各N型MOS管的栅极，用于分别控制各N型MOS管的打开与关闭。由于各电源电压探测与判定电路限幅点各不相同，因此各电源电压探测与判定电路在第一天线端与第二天线端之间的电荷量大小相同的情况下，输出的高低电平信号各不相同，该高低电平信号控制与其连接的N型MOS管打开漏电或关闭。由于各N型MOS管的宽长比各不相同，因此各种不同的N型MOS管打开和关闭的组合形式便实现了各种不同程度的漏电状态。采用X个并联的N型MOS管组成的放电通路与X个电源电压探测与判定电路，则放电通路的组合形式为2X种(X为自然数且大于等于2)，X的数值越大，组合形式越多，即限幅放电的精度越高。本方案运用于无源RFID标签电路中的限幅电路模块中，使得与电感线圈天线所连接的器件的耐压得以可靠的保证。本方案的另一个显著特点在于并联连接的X个电源电压探测与判定电路的实施是超低功耗的实施，典型的电流消耗总和为纳安数量级(10_9)，使得整个方案适用于无源RFID标签系统。
【专利附图】
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是本发明的电路总体结构框图；
[0026]图2是本发明采用的整流电路实施例一结构图；
[0027]图3是本发明采用的整流电路实施例二结构图；
[0028]图4是本发明采用的电源电压探测与判定电路总体结构框图；
[0029]图5是本发明采用的电源电压探测与判定电路实施例一结构图；
[0030]图6是本发明采用的电源电压探测与判定电路实施例二结构图；
[0031]图7是本发明采用的电源电压探测与判定电路实施例三结构图；
[0032]图8是本发明采用的电源电压探测与判定电路实施例四结构图；
[0033]图9是本发明采用的电源电压探测与判定电路实施例五结构图；
[0034]图10是本发明采用的电源电压探测与判定电路实施例六结构图。
【具体实施方式】
[0035]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0036]如图1所示为本发明的电路总体结构框图。本发明所述一种开关信号控制的整流与限幅电路I包括:
[0037]谐振电容Cl，其与谐振电感L并联连接于第一天线端ini与第二天线端in2之间，用于与谐振电感L组成谐振电路，接收外部电磁场并将其耦合至整流电路；
[0038]整流电路2，其输入端连接至第一天线端ini与第二天线端in2，用于将所述谐振电路耦合的交流电源转换为直流电源，所述整流电路的第一输出端Vdd _输出至外部负载电路，其第二输出端'输出至电源电压探测与判定电路3，用于为电源电压探测与判定电路提供判定电压，其第三输出端通过至少两个并联的N型MOS管接地作为放电通路，用于在场强过强时将电荷输出至地；[0039]至少两路电源电压探测与判定电路3，其电源输入端连接至所述整流电路第二输出端V1，其输出端Vcm连接至所述整流电路的至少两路放电通路的控制输入端，用于根据第一天线端ini与第二天线端in2之间的电荷量大小控制所述整流电路的放电通路打开或关闭，实现控制该输出端的漏电状态。
[0040]本发明所述一种开关信号控制的整流与限幅电路，在整流电路的放电通路并列设置有X个宽长比各不相同的N型MOS管，并且设置与所述N型MOS管数目相同的电源电压探测与判定电路，所述电源电压探测与判定电路输出端分别连接至所述各N型MOS管的栅极，用于分别控制各N型MOS管的打开与关闭。由于各电源电压探测与判定电路限幅点各不相同，因此各电源电压探测与判定电路在第一天线端与第二天线端之间的电荷量大小相同的情况下，输出的高低电平信号各不相同，该高低电平信号控制与其连接的N型MOS管打开漏电或关闭。由于各N型MOS管的宽长比各不相同，因此各种不同的N型MOS管打开和关闭的组合形式便实现了各种不同程度的漏电状态。本方案运用于无源RFID标签电路中的限幅电路模块中，使得与电感线圈天线所连接的器件的耐压得以可靠的保证。
[0041]图2为本发明采用的整流电路实施例一结构图。所述整流电路2包括并联连接于第一天线端ini与第二天线端in2之间的第一整流支路，第二整流支路以及第三整流支路。
[0042]所述第一整流支路为桥式整流电路，其一输出端接地，第一输出端Vdd _连接至外部负载电路，用于将谐振电路耦合的交流电源转换为直流电源为外部负载电路提供电源。
[0043]所述第二整流支路为连接于第一天线端ini与第二天线端in2之间的第五二极管D5和第六二极管D6，如图2，所述第五二极管D5和第六二极管D6用于将谐振电路耦合的交流电源转换为直流电源，并从所述整流电路的第二输出端V1输出至电源电压探测与判定电路3输入端，用于为电源电压探测与判定电路3提供判定电压。
[0044]第二整流支路的第二种实施例结构如图3所示，该实施例中所述第二整流支路为连接于第一天线端ini与第二天线端in2之间的第五N型MOS管M5和第六N型MOS管M6，所述第五N型MOS管M5栅极和漏极分别耦接至第一天线端ini，第六N型MOS管M6栅极和漏极分别耦接至第二天线端in2，第五N型MOS管M5源极耦接至第六N型MOS管M6源极，用于将谐振电路耦合的交流电源转换为直流电源，并从所述整流电路的第二输出端V1输出至电源电压探测与判定电路3输入端，用于为电源电压探测与判定电路3提供判定电压。
[0045]上述第五二极管D5和第五N型MOS管M5，以及第六二极管D6和第六N型MOS管M6均为单向导通的电子元件，用于将第一天线端ini与第二天线端in2之间的交流电源整流为直流电源V1，则V1的电压值为Vinl (正半周交流信号)或Vin2 (负半周交流信号)减去二极管或MOS管的阈值电压。
[0046]所述第三整流支路为连接于第一天线端ini与第二天线端in2之间的第七二极管D7和第八二极管D8，如图2，所述第七二极管D7和第八二极管D8阴极端耦接至所述至少两个并联连接的N型MOS管的漏极，所述至少两个并联连接的N型MOS管栅极分别连接至电源电压探测与判定电路3的输出端VCT[各N型MOS管的源极均接地，用于在场强过强时将谐振电路稱合的电荷输出至地，从而减小第一天线端ini与第二天线端in2之间的电荷量。
[0047]第三整流支路的第二种实施例结构如图3所示，该实施例中所述第三整流支路为连接于第一天线端ini与第二天线端in2之间的第七N型MOS管M7和第八N型MOS管M8，所述第七N型MOS管M7栅极和漏极分别耦接至第一天线端ini，第八N型MOS管M8栅极和漏极分别耦接至第二天线端in2，第七N型MOS管WJ源极耦接至第八N型MOS管M8源极并耦接至所述至少两个并联连接的N型MOS管的漏极，所述至少两个并联连接的N型MOS管栅极分别连接至电源电压探测与判定电路3的输出端Vcm，各N型MOS管的源极均接地，用于在场强过强时将谐振电路耦合的电荷输出至地，从而减小第一天线端ini与第二天线端in2之间的电荷量。
[0048]上述第七二极管D7和第七N型MOS管M7，以及第八二极管D8和第八N型MOS管M8均为单向导通的电子元件，用于将第一天线端ini与第二天线端in2之间的交流电源整流为直流电源并输入至所述至少两个并联连接的N型MOS管的漏极端。
[0049]所述第一整流支路、第二整流支路以及第三整流支路中起整流作用的单向导通电子元件均可采用二极管或MOS管的任意形式的组合，包含但并不限于附图中所示出的两种组合方式，且可以通过调整所述二极管的尺寸(即PN结的面积)或调整MOS管的沟道尺寸比例来设定二极管或MOS管的放大比例，达到节省功耗的目的。
[0050]图4是本发明采用的电源电压探测与判定电路总体结构框图。所述电源电压探测与判定电路3为至少两路，各路电源电压探测与判定电路3成并联结构连接于整流电路的第二输出端V1与地线之间，它们的输出端Vcm分别连接至整流电路各放电通路的N型MOS管的栅极端，用于根据第一天线端与第二天线端之间的电荷量大小控制所述整流电路的放电通路打开或关闭，实现控制该输出端的漏电状态或关闭状态。
[0051]所述电源电压探测与判定电路3包括第一分压单元31，第二分压单元32，阈值比较单元33，第一限流单元34以及逻辑信号生成单元35。所述第一分压单元31与第二分压单元32依次串接于电源端V1与地线之间，阈值比较单元33控制端连接于第一分压单元31与第二分压单元32之间，其输入端通过第一限流单元34接入电流源V1，其输出端接地，所述逻辑信号生成单元35输入端连接于阈值比较单元33输入端与第一限流单元34之间，用于生成逻辑控制信号，控制整流电路的放电通路打开或关闭。
[0052]所述第一分压单元31为至少一个电阻，或至少一个P型MOS管，或至少一个N型MOS管中的任一种。
[0053]当第一分压单元31为至少一个电阻时，其结构如图5所示，所述至少一个电阻与相邻电阻首尾连接形成串联结构，第一个电阻连接至电源V1作为第一分压单元31输入端，最后一个电阻连接至第二分压单元32作为第一分压单元31的输出端；
[0054]当第一分压单元31为至少一个P型MOS管时，其结构如图6所示，所述至少一个P型MOS管漏极端与相邻P型MOS管的源极端连接形成串联结构，第一个所述P型MOS管的源极连接至电源V1作为第一分压单元31输入端，最后一个P型MOS管的漏极连接至第二分压单元32作为第一分压单元31的输出端，各P型MOS管的栅极均连接至最后一个P型MOS管的漏极；
[0055]当第一分压单元31为至少一个N型MOS管时，其结构如图7所示，所述至少一个N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极连接至电源V1作为第一分压单元31输入端，最后一个N型MOS管的源极连接至第二分压单元32作为第一分压单元31的输出端，各N型MOS管的栅极均连接至第一个N型MOS管的漏极。
[0056]所述第二分压单元32为至少一个电阻，或至少一个P型MOS管，或至少一个N型MOS管中的任一种。
[0057]当第二分压单元32为至少一个电阻时，其结构如图5所示，所述至少一个电阻与相邻电阻首尾连接形成串联结构，第一个电阻连接至第一分压单元31作为第二分压单元32输入端，最后一个电阻接地作为第二分压单元32的输出端；
[0058]当第二分压单元32为至少一个P型MOS管时，其结构如图6所示，所述至少一个P型MOS管漏极端与相邻P型MOS管的源极端连接形成串联结构，第一个所述P型MOS管的源极连接至第一分压单元31作为第二分压单元32输入端，最后一个P型MOS管的漏极接地作为第二分压单元32的输出端，各P型MOS管的栅极均连接至最后一个P型MOS管的漏极；
[0059]当第二分压单元32为至少一个N型MOS管时，其结构如图7所示，所述至少一个N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极连接至第一分压单元31作为第二分压单元32输入端，最后一个N型MOS管的源极接地作为第二分压单元32的输出端，各N型MOS管的栅极均连接至第一个N型MOS管的漏极。
[0060]所述第一限流单元34为至少一个电阻，或至少一个P型MOS管，或至少一个N型MOS管中的任一种，
[0061]当第一限流单元34为至少一个电阻时，其结构如图5所示，所述至少一个电阻与相邻电阻首尾连接形成串联结构，第一个电阻连接至电源V1作为第一限流单元34输入端，最后一个电阻连接至阈值比较单元33作为第一限流单元34的输出端；
[0062]当第一限流单元34为至少一个P型MOS管时，其结构如图6所示，所述至少一个P型MOS管漏极端与相邻P型MOS管的源极端连接形成串联结构，第一个所述P型MOS管的源极连接至电源V1作为第一限流单元34输入端，最后一个P型MOS管的漏极连接至阈值比较单元33作为第一限流单元34的输出端，各P型MOS管的栅极均连接至最后一个P型MOS管的漏极；
[0063]当第一限流单元34为至少一个N型MOS管时，其结构如图7所示，所述至少一个N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极连接至电源V1作为第一限流单元34输入端，最后一个N型MOS管的源极连接至阈值比较单元33作为第一限流单元34的输出端，各N型MOS管的栅极均连接至第一个N型MOS管的漏极。
[0064]上述第一分压单元、第二分压单元及第一限流单元可分别采用一个或一个以上的电阻或MOS管等阻抗性元件串连而成，且各实施例内，第一分压单元、第二分压单元及第一限流单元内所采用的阻抗性元件无需保持对称性，并且各单元内也可以任意选择一种或多种阻抗性元件串联连接。由于多个串联的MOS管沟道尺寸变长，其电阻值变大，因而具有较好的阻抗特性，并且其面积相对于同样阻抗的电阻要小的多，因此本发明优选的实施例为采用多个MOS管串联的结构。
[0065]所述阈值比较单元33为至少一个N型MOS管，其结构如图5_图8所示，所述N型MOS管栅极连接于第一分压单元31与第二分压单元32之间作为阈值比较单元33的控制端，其漏极通过第一限流单元34接入电流源V1作为阈值比较单元33的输入端，其源极接地作为阈值比较单元33的输出端。[0066]同理，本发明所述阈值比较单元33还可以为两个或两个以上的N型MOS管串联连接而成，各N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极通过第一限流单元34接入电流源V1作为阈值比较单元33的输入端，最后一个N型MOS管的源极接地作为阈值比较单元33的输出端，各N型MOS管的栅极均连接至第一分压单元31与第二分压单元32之间作为阈值比较单元33的控制端，如图9所示。采用此种多个N型MOS管串联连接的结构，加长了 MOS管的沟道尺寸，使其宽长比缩小，可使该MOS管的翻转时间常数变长，延缓该阈值单元的翻转速度，从而达到降低输出电源纹波的目的，同时，由于MOS管的沟道尺寸变长，其电阻值增加，也可达到降低功耗及限流的作用。
[0067]当所述阈值比较单元33为P型MOS管时，其结构如图10所示，所述P型MOS管栅极连接于第一分压单元31与第二分压单元32之间作为阈值比较单元33的控制端，其源极连接至电流源V1作为阈值比较单元33的输入端，其漏极通过第一限流单元34接地作为阈值比较单元33的输出端。
[0068]同样，本发明所述阈值比较单元还可将图10中所示的单个P型MOS管的结构改为采用多个P型MOS管的结构，其连接结构及原理在此不再赘述。
[0069]所述逻辑信号生成单元35为串接的奇数个反相器(当阈值比较单元为P型MOS管时，逻辑信号生成单元内串接的反相器数目为偶数个)，第一个反相器输入级连接于阈值比较单元与第一限流单元之间作为逻辑信号生成单元的输入端，最后一个反相器输出级Vcm连接至整流电路放电通路的控制输入端， 用于生成逻辑控制信号，控制整流电路的放电通路打开或关闭。
[0070]本发明所公开的技术方案可以表述为:射频识别标签的整流器从周围环境的电磁场能量中转换出直流电压V1，该电压V1输入至电源电压探测与判定电路3。设定第一分压单元的阻抗为R1，第二分压单元阻抗为R2，则第一及第二分压单元支路的电流值为:
[0071]I=V1Z(R^R2)
[0072]则A点的电压值为
[0073]Va=V1.R2/ (RfR2)
[0074]即阈值比较单元控制端的电压值为
[0075]Vgs=Va=V1.R2/ (RfR2)
[0076]由上式可以看出，在各并联的电源电压探测与判定电路两端的电压值V1相同的情况下，可以通过设定第一及第二分压单元的阻抗比来达到控制阈值比较单元控制端的电压值，即控制各电源电压探测与判定电路的限幅点的目的。
[0077]作为一个实施实例，设定V1为3V，设定第一路电源电压探测与判定电路中，第一及第二分压单元的阻抗比R1:R2=1:1，则Ves=VA=1.5V，高于阈值比较单元的阈值导通电压
0.7V，则该路电源电压探测与判定电路的阈值比较单元导通，输出低电平信号至逻辑信号生成单元，逻辑信号生成单元内串接的奇数个反相器将该低电平信号输出为代表高电平逻辑信号的1，并将该高电平逻辑信号Vctku输入至与其连接的整流电路第一路放电通路的N型MOS管的栅极，将该N型MOS管导通，通过其源极将第一天线端与第二天线端之间的电荷输出至地，使得第一天线端与第二天线端之间的电荷量减小，则桥式整流电路整流出的直流电源Vdd _减小，即负载电路两端的电压降低，达到对电路进行限幅的目的。
[0078]同理，设定第二路电源电压探测与判定电路中，第一及第二分压单元的阻抗比R1: R2=1: 2，则Ves=VA=2V，高于阈值比较单元的阈值导通电压0.7V，则该路电源电压探测与判定电路的阈值比较单元也导通，经过逻辑信号生成单元也生成代表高电平逻辑信号的1，则与其连接的整流电路第二路放电通路的N型MOS管导通开始放电。
[0079]设定第X路电源电压探测与判定电路中，第一及第二分压单元的阻抗比R1:R2=4:1，则Ves=VA=0.6V,低于阈值比较单元的阈值导通电压0.7V，阈值比较单元截止，逻辑信号生成单元输出代表低电平逻辑信号的0，该低电平信号Kmx输入至与其连接的整流电路第X路放电通路N型MOS管的栅极，该N型MOS管不导通，则该路放电通路截止不放电。
[0080]本发明所述的并联的N型MOS管组成的放电通路与电源电压探测与判定电路的数目为X个，则放电通路打开与关闭的组合形式为2X种(X为自然数且大于等于2)，X的数值越大，放电通路的组合形式越多，则在限幅电压范围内的限幅放电点越多，即限幅的精度越闻。
[0081]同时，本发明所述的开关信号控制的整流与限幅电路，还可根据该控制回路的反应时间快慢的需求，将所述至少两路电源电压探测与判定电路的输出端分别通过延迟电路与所述至少两路放电通路的控制输入端连接。最简单的延迟电路的实施形式可以为一个由电阻器件和电容器件组合而成的低通滤波器构成。在反应时间要求最快的应用场合下，所述至少两路电源电压探测与判定电路的输出端可以直接与所述至少两路放电通路的控制输入端连接，但是实际应用中，一般会给控制回路一定的反应时间来避免N型MOS管这样的开关器件反复的跳变而使输出电源产生较大的纹波。
[0082]本发明实施例的另一目的在于提供一种包括上述开关信号控制的整流与限幅电路的无源射频标签。所述该射频标签内整流电路各路放电通路的N型MOS管的宽长比各不相同，因此各路放电通路的放电能力各不相同，并且各种组合的放电通路打开与关闭，使得该限幅电路的放电能力也各不相同，而各路放电通路N型MOS管的打开与关闭，取决于连接至其栅极端的输入控制信号因此，通过合理设计各电源电压探测与判定电路中第一及第二分压单元的阻抗比，使得各电路的Ves各不相同，即各电路阈值比较单元的导通电压各不相同，简而言之，将阈值导通电压较低的电源电压探测与判定电路连接至放电能力较弱的N型MOS管，将阈值导通电压最高的电源电压探测与判定电路连接至放电能力最强的N型MOS管。则，当标签的整流电路整流出的V1值过低时，所有的电源电压探测与判定电路限幅点均高于该V1值，则所有的电源电压探测与判定电路均截止，输出低电平信号使放电通路的N型MOS管处于截止，整流电路将天线端的全部电荷整流为直流电源供负载电路使用；当V1值过高时，具有较强放电能力的N型MOS管被打开实现快速放电，实现对电路电压进行循环的动态整流控制，防止过高的电压击穿负载电路。
【权利要求】
1.一种开关信号控制的整流与限幅电路，其特征在于，所述电路包括: 谐振电容，与谐振电感并联连接于第一天线端与第二天线端之间，用于与谐振电感组成谐振电路，接收外部电磁场并将其耦合至整流电路； 整流电路，其输入端连接至第一天线端与第二天线端，用于将所述谐振电路耦合的交流电源转换为直流电源，所述整流电路的第一输出端输出至外部负载电路，其第二输出端输出至电源电压探测与判定电路，用于为电源电压探测与判定电路提供判定电压，其第三输出端通过至少两个并联的N型MOS管接地作为放电通路，用于在场强过强时将电荷输出至地； 至少两路电源电压探测与判定电路，其电源输入端连接至所述整流电路第二输出端，其输出端连接至所述整流电路的至少两路放电通路的控制输入端，用于根据第一天线端与第二天线端之间的电荷量大小控制所述整流电路的放电通路打开或关闭，实现控制该输出端的漏电状态。
2.根据权利要求1所述的开关信号控制的整流与限幅电路，其特征在于，所述整流电路包括并联连接于第一天线端与第二天线端之间的第一整流支路，第二整流支路以及第三整流支路。
3.根据权利要求2所述的开关信号控制的整流与限幅电路，其特征在于，所述第二整流支路为连接于第一天线端与第二天线端之间的第五二极管和第六二极管，或者是连接于第一天线端与第二天线端之间的第五N型MOS管和第六N型MOS管， 所述第五二极管和第六二极管阴极端连接至电源电压探测与判定电路输入端，用于为电源电压探测与判定电路提供判定电压； 所述第五N型MOS管栅极和漏极分别连接至第一天线端，第六N型MOS管栅极和漏极分别连接至第二天线端，第五N`型MOS管源极连接至第六N型MOS管源极并输出至电源电压探测与判定电路输入端，用于为电源电压探测与判定电路提供判定电压。
4.根据权利要求2所述的开关信号控制的整流与限幅电路，其特征在于，所述第三整流支路为连接于第一天线端与第二天线端之间的第七二极管和第八二极管，或者是连接于第一天线端与第二天线端之间的第七N型MOS管和第八N型MOS管， 所述第七二极管和第八二极管阴极端连接至所述至少两个并联的N型MOS管的漏极，所述至少两个并联的N型MOS管栅极分别连接至电源电压探测与判定电路的输出端，各N型MOS管的源极均接地，用于在场强过强时将电荷输出至地； 所述第七N型MOS管栅极和漏极分别连接至第一天线端，第八N型MOS管栅极和漏极分别连接至第二天线端，第七N型MOS管源极连接至第八N型MOS管源极并连接至所述至少两个并联的N型MOS管的漏极，所述至少两个并联的N型MOS管栅极分别连接至电源电压探测与判定电路的输出端，各N型MOS管的源极均接地，用于在场强过强时将电荷输出至地。
5.根据权利要求1所述的开关信号控制的整流与限幅电路，其特征在于，所述电源电压探测与判定电路包括第一分压单元，第二分压单元，阈值比较单元，第一限流单元以及逻辑信号生成单元， 所述第一分压单元与第二分压单元依次串接于电源端与地线之间，阈值比较单元控制端连接于第一分压单元与第二分压单元之间，其输入端通过第一限流单元接入电流源，其输出端接地，所述逻辑信号生成单元输入端连接于阈值比较单元输入端与第一限流单元之间，用于生成逻辑控制信号，控制整流电路的放电通路打开或关闭。
6.根据权利要求5所述的开关信号控制的整流与限幅电路，其特征在于，所述第一分压单元为至少一个电阻，或至少一个P型MOS管，或至少一个N型MOS管中的任一种， 所述至少一个电阻中，任一电阻与相邻电阻首尾连接形成串联结构，第一个电阻连接至电源作为第一分压单元输入端，最后一个电阻连接至第二分压单元作为第一分压单元的输出端； 所述至少一个P型MOS管中，任一 P型MOS管漏极端与相邻P型MOS管的源极端连接形成串联结构，第一个所述P型MOS管的源极连接至电源作为第一分压单元输入端，最后一个P型MOS管的漏极连接至第二分压单元作为第一分压单元的输出端，各P型MOS管的栅极均连接至最后一个P型MOS管的漏极； 所述至少一个N型MOS管中，任一 N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极连接至电源作为第一分压单元输入端，最后一个N型MOS管的源极连接至第二分压单元作为第一分压单元的输出端，各N型MOS管的栅极均连接至第一个N型MOS管的漏极。
7.根据权利要求5所述的开关信号控制的整流与限幅电路，其特征在于，所述第二分压单元为至少一个电阻，或至少一个P型MOS管，或至少一个N型MOS管中的任一种， 所述至少一个电阻中，任一电阻与相邻电阻首尾连接形成串联结构，第一个电阻连接至第一分压单元作为第二分压单元输入端，最后一个电阻接地作为第二分压单元的输出端; 所述至少一个P型MOS管中，任一 P型MOS管漏极端与相邻P型MOS管的源极端连接形成串联结构，第一个所述P型MOS管的源极连接至第一分压单元作为第二分压单元输入端，最后一个P型MOS管的漏极接地作为第二分压单元的输出端，各P型MOS管的栅极均连接至最后一个P型MOS管的漏极； 所述至少一个N型MOS管中，任一 N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极连接至第一分压单元作为第二分压单元输入端，最后一个N型MOS管的源极接地作为第二分压单元的输出端，各N型MOS管的栅极均连接至第一个N型MOS管的漏极。
8.根据权利要求5所述的开关信号控制的整流与限幅电路，其特征在于，所述第一限流单元为至少一个电阻,或至少一个P型MOS管，或至少一个N型MOS管中的任一种， 所述至少一个电阻中，任一电阻与相邻电阻首尾连接形成串联结构，第一个电阻连接至电源作为第一限流单元输入端，最后一个电阻连接至阈值比较单元作为第一限流单元的输出端； 所述至少一个P型MOS管中，任一 P型MOS管漏极端与相邻P型MOS管的源极端连接形成串联结构，第一个所述P型MOS管的源极连接至电源作为第一限流单元输入端，最后一个P型MOS管的漏极连接至阈值比较单元作为第一限流单元的输出端，各P型MOS管的栅极均连接至最后一个P型MOS管的漏极； 所述至少一个N型MOS管中，任一 N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极连接至电源作为第一限流单元输入端，最后一个N型MOS管的源极连接至阈值比较单元作为第一限流单元的输出端，各N型MOS管的栅极均连接至第一个N型MOS管的漏极。
9.根据权利要求5所述的开关信号控制的整流与限幅电路，其特征在于，所述阈值比较单元为至少一个N型MOS管， 所述至少一个N型MOS管中，任一 N型MOS管源极端与相邻N型MOS管的漏极端连接形成串联结构，第一个所述N型MOS管的漏极通过第一限流单元接入电流源作为阈值比较单元的输入端，最后一个N型MOS管的源极接地作为阈值比较单元的输出端，各N型MOS管的栅极均连接于第一分压单元与第二分压单元之间作为阈值比较单元的控制端。
10.根据权利要求5所述的开关信号控制的整流与限幅电路，其特征在于，所述逻辑信号生成单元为串接的奇数个反相器，第一个反相器输入级连接于阈值比较单元与第一限流单元之间作为逻辑信号生成单元的输入端，最后一个反相器输出级连接至整流电路放电通路的控制输入端，用于生成逻辑控制信号，控制整流电路的放电通路打开或关闭。
11.一种无源射频标签，其特征在于，所述无源射频标签包括如权利要求1-10中任一所述的开关信号控制的整流与限幅电路。
【文档编号】G06K19/077GK103699929SQ201410009344
【公开日】2014年4月2日 申请日期:2014年1月8日 优先权日:2014年1月8日
【发明者】吴边 申请人:卓捷创芯科技（深圳）有限公司