用于浮点复数平行加减的装置和方法与流程

本发明涉及微处理器体系结构技术领域，尤其涉及一种用于浮点复数平行加减的装置和方法。

背景技术：

随着数字通信技术的快速发展，对数字信号处理能力的要求也越来越高，向量运算利用硬件的并行性，可以大大加速数字信号的处理过程，越来越多地运用于数字通信领域中。

目前，通信中应用广泛的信号处理技术为正交频分复用技术，可通过将信道分成若干正交的子信道，减少了信道间的相互干扰，并且，可以允许各个子载波在频段上有部分重叠，从而提高带宽利用率。由于复数可包含互不相干的实部与虚部，正适合用来表示正交的I路和Q路的数据，因此在正交频分复用的应用中，很多数据可采用复数形式记录。

向量运算的特点是可同时对多个数据进行同一运算操作，提高了运算的执行效率。但是，传统的向量运算在两个向量数据的对应元素间进行（比如向量A的第一个元素和向量B的第一个元素），而通信应用的特点是数据挨个顺序进入（即向量A的第一个元素和向量A的第二个元素在产生时间上是连续的）。例如，在数字信号处理中，一些常用操作（比如积分操作）是在时间上连续的数据间进行运算，如果使用传统的向量运算方式，需要频繁地进行移位对齐操作，不能充分发挥向量运算的优越性，甚至导致降低运算效率。

技术实现要素：

本发明旨在至少解决上述技术问题之一。

为此，本发明的第一个目的在于提出一种用于浮点复数平行加减的装置。该装置克服了传统向量运算方式对相邻数据的处理能力的不足，以及传统向量运算方式并行性上的不足，充分利用已有的向量运算部件，针对OFDM（Orthogonal Frequency Division Multiplexing，正交频分复用技术）应用中常用的复数数据，进行向量数据的内部元素间的平行加减运算。

本发明的第二个目的在于提出一种用于浮点复数平行加减的方法。

为了实现上述目的，本发明实施例的用于浮点复数平行加减的装置，包括：源向量寄存器、数据选择器、运算器和目标向量寄存器，其中，所述源向量寄存器为多个，每个所述源向量寄存器用于保存多个浮点复数，其中，每个所述浮点复数包含一个作为实部的浮点数和一个作为虚部的浮点数；所述数据选择器，用于读取每个所述源向量寄存器中的所述浮点复数的实部浮点数和虚部浮点数，并分别将每个所述源向量寄存器中的所述实部浮点数两两一组和所述虚部浮点数两两一组发送至所述运算器；所述运算器，用于根据操作类型和数据类型对所述数据选择器读取的数据进行运算；所述目标向量寄存器，用于保存所述运算器的运算结果。

根据本发明实施例的用于浮点复数平行加减的装置，通过数据选择器读取每个源向量寄存器中的浮点复数的实部浮点数和虚部浮点数，并分别将每个源向量寄存器中的实部浮点数两两一组和虚部浮点数两两一组发送至相应的运算器，运算器对数据选择器读取的输入数据进行运算，以实现一个向量寄存器内部浮点复数的平行加减，至少具有以下优点：（1）充分利用了向量运算的硬件并行性，并实现了向量寄存器中相邻浮点数间的运算，避免传统向量运算在处理相邻元素时效率差的缺点；（2）利用原有的实现传统浮点运算的向量寄存器和运算器，通过加入数据选择器以实现浮点复数平行加减运算，最大限度地利用了原有的硬件资源。

根据本发明的一个实施例，所述操作类型包括加法操作类型和减法操作类型中的一种或多种，所述数据类型包括单精度数据类型和双精度数据类型中的一种或多种。

根据本发明的一个实施例，所述数据选择器还用于：分别将每两个所述源向量寄存器中相同位置上的所述实部浮点数两两一组和所述虚部浮点数两两一组发送至相应的所述运算器。

根据本发明的一个实施例，所述数据选择器为多个，所述运算器为多个，其中，每个所述数据选择器具体用于：从同一个所述源向量寄存器中读取两个不同的所述浮点复数中的所述实部浮点数发送至同一个所述运算器中；从同一个所述源向量寄存器中读取两个不同的所述浮点复数中的所述虚部浮点数发送至同一个所述运算器中。

根据本发明的一个实施例，每个所述数据选择器的结构相同，每个所述运算器的结构相同。

为了实现上述目的，本发明实施例的用于浮点复数平行加减的方法，包括：源向量寄存器保存多个浮点复数，其中，所述源向量寄存器为多个，每个所述浮点复数包含一个作为实部的浮点数和一个作为虚部的浮点数；数据选择器读取每个所述源向量寄存器中的所述浮点复数的实部浮点数和虚部浮点数，并分别将每个所述源向量寄存器中的所述实部浮点数两两一组和所述虚部浮点数两两一组发送至运算器；所述运算器根据操作类型和数据类型对所述数据选择器读取的数据进行运算；目标向量寄存器保存所述运算器的运算结果。

根据本发明实施例的用于浮点复数平行加减的方法，数据选择器读取每个源向量寄存器中的浮点复数的实部浮点数和虚部浮点数，并分别将每个源向量寄存器中的实部浮点数两两一组和虚部浮点数两两一组发送至相应的运算器，运算器对数据选择器读取的输入数据进行运算，以实现一个向量寄存器内部浮点复数的平行加减，至少具有以下优点：（1）充分利用了向量运算的硬件并行性，并实现了向量寄存器中相邻浮点数间的运算，避免传统向量运算在处理相邻元素时效率差的缺点；（2）利用原有的实现传统浮点运算的向量寄存器和运算器，通过加入数据选择器以实现浮点复数平行加减运算，最大限度地利用了原有的硬件资源。

根据本发明的一个实施例，所述操作类型包括加法操作类型和减法操作类型中的一种或多种，所述数据类型包括单精度数据类型和双精度数据类型中的一种或多种。

根据本发明的一个实施例，在所述数据选择器读取运算数据时，还包括：所述数据选择器分别将每两个所述源向量寄存器中相同位置上的所述实部浮点数两两一组和所述虚部浮点数两两一组发送至相应的所述运算器。

根据本发明的一个实施例，所述数据选择器为多个，所述运算器为多个，其中，每个所述数据选择器从同一个所述源向量寄存器中读取两个不同的所述浮点复数的所述实部浮点数发送至同一个所述运算器中；每个所述数据选择器从同一个所述源向量寄存器中读取两个不同的所述浮点复数的所述虚部浮点数发送至同一个所述运算器中。

根据本发明的一个实施例，每个所述数据选择器的结构相同，每个所述运算器的结构相同。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中，

图1是根据本发明一个实施例的用于浮点复数平行加减的装置的结构示意图；

图2是传统的单精度向量浮点加减的运算示意图；

图3是根据本发明一个实施例的单精度浮点复数平行加减的运算示意图；

图4是传统的双精度向量浮点加减的运算示意图；

图5是根据本发明一个实施例的双精度浮点复数平行加减的运算示意图；以及

图6是是根据本发明一个实施例的用于浮点复数平行加减的方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

下面参考附图描述根据本发明实施例的用于浮点复数平行加减的装置和方法。

图1是根据本发明一个实施例的用于浮点复数平行加减的装置的结构示意图。

如图1所示，该用于浮点复数平行加减的装置可以包括源向量寄存器10、数据选择器20、运算器30和目标向量寄存器40。其中，源向量寄存器10、数据选择器20、运算器30和目标向量寄存器40均可为多个，且运算器30的个数与每个源向量寄存器10中的浮点数的个数相等。

具体地，每个源向量寄存器10可用于保存多个浮点复数，其中，每个浮点复数可包含一个作为实部的浮点数和一个作为虚部的浮点数。

进一步地，在本发明的实施例中，每个浮点复数的实部浮点数和虚部浮点数可保存在同一个源向量寄存器10中，并且每个源向量寄存器10中可保存多个浮点复数，在对一个源向量寄存器10进行读写时，该源向量寄存器10内部的所有浮点复数均被同时读出或写入。其中，一个浮点数是浮点复数的实部还是虚部可由它们在向量数据中的位置决定。此外，每个浮点复数的实部浮点数和虚部浮点数的保存位置是固定的，没有专门的标志位表示实部或虚部保存在源向量寄存器10的哪一个部分。

每个数据选择器20可用于读取每个源向量寄存器10中的浮点复数的实部浮点数和虚部浮点数，并分别将每个源向量寄存器10中的实部浮点数两两一组和虚部浮点数两两一组发送至对应的运算器30。其中，在本发明的实施例中，每个数据选择器20的结构均相同。更具体地，数据选择器20可先将需要进行运算的源向量寄存器10中的每个浮点复数的实部浮点数和虚部浮点数分别提取出来，之后可从同一个源向量寄存器10中读取两个不同的浮点复数中的实部浮点数，并将这两个不同的实部浮点数发送至同一个运算器30的输入端；数据选择器20还可从同一个源向量寄存器10中读取两个不同的浮点复数中的虚部浮点数，并将这两个不同的虚部浮点数发送至同一个运算器30的输入端，以保证各个浮点复数之间的实部部分与实部部分相加减，虚部部分与虚部部分相加减。

根据本发明的一个实施例，数据选择器20还用于：分别将每两个源向量寄存器10中相同位置上的实部浮点数两两一组和虚部浮点数两两一组发送至相应的运算器30。例如，在数据选择器20读取运算数据时，数据选择器20还可先从一个源向量寄存器10中读取实部浮点数/或虚部浮点数，然后，从另一个源向量寄存器10中读取相同位置上的实部浮点数/或虚部浮点数，之后，将这两个实部浮点数/或这两个虚部浮点数发送至相应的运算器30中。

运算器30可用于根据操作类型和数据类型对数据选择器20读取的数据进行运算。其中，在本发明的一个实施例中，操作类型可包括加法操作类型和减法操作类型等中的一种或多种，数据类型可包括单精度数据类型和双精度数据类型等中的一种或多种。更具体地，运算器30可根据操作类型和数据类型对数据选择器20读取的实部浮点数或虚部浮点数进行运算。其中，在本发明的实施例中，运算器30可对运算器30的两个数据输入端中的数据进行加法运算，还可对运算器30的两个数据输入端中的数据进行减法运算。应当理解，在本发明的实施例中，每个运算器30的结构均相同，并且进行实部浮点数运算和进行虚部浮点数运算的运算器30在结构上没有区别。

进一步地，在本发明的实施例中，由于源向量寄存器10中保存的浮点复数既可以是单精度的，也可以是双精度的，所以，运算器30所进行的浮点加减法运算，既可以是单精度加减法运算，也可以是双精度加减法运算。例如，如果浮点复数的数据类型为单精度数据类型，操作类型为加法/或减法操作类型，则运算器30可对数据选择器20读取的数据进行单精度加法/或减法运算；如果浮点复数的数据类型为双精度数据类型，操作类型为加法/或减法操作类型，则运算器30可对数据选择器20读取的数据进行双精度加法/或减法运算。

进一步地，在本发明的实施例中，运算器30在进行浮点加减法运算的过程中，可根据数据选择器20提供的输入数据，以判断是进行传统的浮点加减法运算还是进行浮点复数平行加减运算。也就是说，当数据选择器20提供的输入数据的来源是来自两个源向量寄存器10中相同位置上的实部浮点数/或虚部浮点数时，运算器30可对该输入数据进行传统的浮点加减法运算；当数据选择器20提供的输入数据的来源是来自同一个源向量寄存器10中相邻浮点复数的实部浮点数/或虚部浮点数时，运算器30可对该输入数据进行平行向量浮点加减法运算。

目标向量寄存器40可用于保存运算器30的运算结果。更具体地，运算器30对数据选择器20读取的数据进行运算，得出运算结果，之后可将该运算结果发送至目标向量寄存器40，目标向量寄存器40可接收这些运算结果，并将这些运算结果保存在相应的位置。例如，当运算器30进行传统的浮点加减法运算时，目标向量寄存器40可将运算结果保存在相同编号或相同位置上中，如，数据选择器20读取的两个实部浮点数都是两个源向量寄存器10中的第一个编号，则目标向量寄存器40将这两个实部浮点数的运算结果也保存在该目标向量寄存器40的第一个编号的位置中。又如，当运算器30进行浮点复数平行加减运算时，数据选择器20读取的两个实部浮点数来自于一个源向量寄存器10的相邻的两个实部编号，则目标向量寄存器40将这两个实部浮点数的运算结果保存在该目标向量寄存器40中，这两个实部浮点数在目标向量寄存器40中的保存位置可为上述相邻的两个实部编号中靠前的那个编号对应的位置。

需要说明的是，在本发明的实施例中，可有多个浮点复数在同时进行运算操作。

为了使得本发明的优点更加明显，下面将结合图2至图5介绍传统的浮点加减法运算和本发明的浮点复数平行加减法运算的区别，及对本发明的浮点复数平行加减法运算作进一步详细描述。

图2是传统的单精度向量浮点加减的运算示意图，图3是根据本发明一个实施例的单精度浮点复数平行加减的运算示意图。其中，如图2和图3所示，都将以每个向量寄存器含八个单精度浮点数的情况做说明。源向量寄存器A和源向量寄存器B上面，以及目标向量寄存器40的下面的数据7…0表示向量寄存器中浮点数的编号。

如图2所示，包含2个源向量寄存器10（源向量寄存器A和源向量寄存器B）、1个目标向量寄存器40和8个运算器30，从源向量寄存器A和源向量寄存器B中读出的数据进入到运算器30中，其中源向量寄存器A的任意一个浮点数都与源向量寄存器B的同一编号的浮点数进入同一个运算器30中以进行运算，运算结果可保存在目标向量寄存器40中具有相同编号的位置上。

图3是为图2中原有的传统向量浮点加减法运算的实现方法中加入浮点复数平行加减运算功能的具体实施例。如图3所示，除了图2中已有的2个源向量寄存器10（源向量寄存器A和源向量寄存器B）、1个目标向量寄存器40和8个运算器30外，还加入了12个数据选择器20，数据选择器20的功能是实现数据的2选1，即根据运算类型（如，进行传统浮点加减法运算或进行平行浮点复数加减法运算等）选择输出运算器30需要的哪些输入数据。

例如，图3所示，实线箭头表示进行传统向量浮点加减法运算时的数据传输路径；虚线箭头表示进行平行浮点复数加减法运算时的数据路径；虚点线箭头表示两种运算共用的数据路径。数据选择器20可根据当前执行的运算类型选择不同的数据路径，而源向量寄存器10、运算器30及从运算器30到目标向量寄存器40的数据路径都没有变化。如图3所示，具体实施方式为：（1）数据选择器20从2个源向量寄存器10读出源操作数，源操作数是浮点复数向量的形式，其中，每个源向量寄存器10包含8个浮点数，组成了4个浮点复数；（2）从源向量寄存器10读出的数据，数据选择器20可将一部分数据直接发送到运算器30中，且这部分数据无论是进行传统的浮点向量加减法运算还是进行浮点复数平行加减法运算，其数据路径都是一样的；其余的数据在进行浮点平行加减法运算时有不同的数据路径，这些数据要送入数据选择器20中，由数据选择器20根据运算类型（如，进行传统浮点加减法运算或进行平行浮点复数加减法运算等）进行输出；（3）运算器30对这些输入数据进行运算，这一步无论是传统的浮点向量加减运算还是浮点复数平行加减运算，操作都是相同的；（4）将运算器30的运算结果送入目标向量寄存器40中，这一步无论是传统的浮点向量加减运算还是浮点复数平行加减运算，操作都是相同的。

图4是传统的双精度向量浮点加减的运算示意图，图5是根据本发明一个实施例的双精度浮点复数平行加减的运算示意图。其中，双精度浮点数的运算方式与单精度浮点数的运算方式的相似，在此不再赘述。

综上所述，本发明在传统的向量运算的实现方案的基础上，通过增加数据选择器的方式扩展了浮点复数平行加减运算的功能，能够对复数向量进行相邻元素的操作，省去了大量的对齐操作，有利于OFDM算法的实现。

根据本发明实施例的用于浮点复数平行加减的装置，通过数据选择器读取每个源向量寄存器中的浮点复数的实部浮点数和虚部浮点数，并分别将每个源向量寄存器中的实部浮点数两两一组和虚部浮点数两两一组发送至相应的运算器，运算器对数据选择器读取的输入数据进行运算，以实现一个向量寄存器内部浮点复数的平行加减，至少具有以下优点：（1）充分利用了向量运算的硬件并行性，并实现了向量寄存器中相邻浮点数间的运算，避免传统向量运算在处理相邻元素时效率差的缺点；（2）利用原有的实现传统浮点运算的向量寄存器和运算器，通过加入数据选择器以实现浮点复数平行加减运算，最大限度地利用了原有的硬件资源。

为了实现上述实施例，本发明还提出一种用于浮点复数平行加减的方法。

图6是根据本发明一个实施例的用于浮点复数平行加减的方法的流程图。需要说明的是，在本发明的实施例中，源向量寄存器、数据选择器、运算器和目标向量寄存器均可为多个，且运算器的个数与每个源向量寄存器中的浮点数的个数相等。

如图6所示，用于浮点复数平行加减的方法可以包括以下步骤：。

S601，源向量寄存器保存多个浮点复数，其中，源向量寄存器为多个，每个浮点复数包含一个作为实部的浮点数和一个作为虚部的浮点数。

也就是说，在本发明的实施例中，每个浮点复数的实部浮点数和虚部浮点数可保存在同一个源向量寄存器中，并且每个源向量寄存器中可保存多个浮点复数，在对一个源向量寄存器进行读写时，该源向量寄存器内部的所有浮点复数均被同时读出或写入。其中，一个浮点数是浮点复数的实部还是虚部可由它们在向量数据中的位置决定。此外，每个浮点复数的实部浮点数和虚部浮点数的保存位置是固定的，没有专门的标志位表示实部或虚部保存在源向量寄存器的哪一个部分。

S602，数据选择器读取每个源向量寄存器中的浮点复数的实部浮点数和虚部浮点数，并分别将每个源向量寄存器中的实部浮点数两两一组和虚部浮点数两两一组发送至运算器。

其中，在本发明的实施例中，每个数据选择器的结构均相同。

具体地，数据选择器可先将需要进行运算的源向量寄存器中的每个浮点复数的实部浮点数和虚部浮点数分别提取出来，之后可从同一个源向量寄存器中读取两个不同的浮点复数中的实部浮点数，并将这两个不同的实部浮点数发送至同一个运算器的输入端；数据选择器还可从同一个源向量寄存器中读取两个不同的浮点复数中的虚部浮点数，并将这两个不同的虚部浮点数发送至同一个运算器的输入端，以保证各个浮点复数之间的实部部分与实部部分相加减，虚部部分与虚部部分相加减。

根据本发明的一个实施例，在数据选择器读取运算数据时，还包括：数据选择器分别将每两个源向量寄存器中相同位置上的实部浮点数两两一组和虚部浮点数两两一组发送至相应的运算器。例如，在数据选择器读取运算数据时，数据选择器还可先从一个源向量寄存器中读取实部浮点数/或虚部浮点数，然后，从另一个源向量寄存器中读取相同位置上的实部浮点数/或虚部浮点数，之后，将这两个实部浮点数/或这两个虚部浮点数发送至相应的运算器中。

S603，运算器根据操作类型和数据类型对数据选择器读取的数据进行运算。

其中，在本发明的一个实施例中，操作类型可包括加法操作类型和减法操作类型等中的一种或多种，数据类型可包括单精度数据类型和双精度数据类型等中的一种或多种。

具体地，运算器可根据操作类型和数据类型对数据选择器读取的实部浮点数或虚部浮点数进行运算。其中，在本发明的实施例中，运算器可对运算器的两个数据输入端中的数据进行加法运算，还可对运算器的两个数据输入端中的数据进行减法运算。应当理解，在本发明的实施例中，每个运算器的结构均相同，并且进行实部浮点数运算和进行虚部浮点数运算的运算器在结构上没有区别。

进一步地，在本发明的实施例中，由于源向量寄存器中保存的浮点复数既可以是单精度的，也可以是双精度的，所以，运算器所进行的浮点加减法运算，既可以是单精度加减法运算，也可以是双精度加减法运算。例如，如果浮点复数的数据类型为单精度数据类型，操作类型为加法/或减法操作类型，则运算器可对数据选择器读取的数据进行单精度加法/或减法运算；如果浮点复数的数据类型为双精度数据类型，操作类型为加法/或减法操作类型，则运算器可对数据选择器读取的数据进行双精度加法/或减法运算。

进一步地，在本发明的实施例中，运算器在进行浮点加减法运算的过程中，可根据数据选择器提供的输入数据，以判断是进行传统的浮点加减法运算还是进行浮点复数平行加减运算。也就是说，当数据选择器提供的输入数据的来源是来自两个源向量寄存器中相同位置上的实部浮点数/或虚部浮点数时，运算器可对该输入数据进行传统的浮点加减法运算；当数据选择器提供的输入数据的来源是来自同一个源向量寄存器中相邻浮点复数的实部浮点数/或虚部浮点数时，运算器可对该输入数据进行平行向量浮点加减法运算。

S604，目标向量寄存器保存运算器的运算结果。

具体地，运算器对数据选择器读取的数据进行运算，得出运算结果，之后可将该运算结果发送至目标向量寄存器，目标向量寄存器可接收这些运算结果，并将这些运算结果保存在相应的位置。例如，当运算器进行传统的浮点加减法运算时，目标向量寄存器可将运算结果保存在相同编号或相同位置上中，如，数据选择器读取的两个实部浮点数都是两个源向量寄存器中的第一个编号，则目标向量寄存器将这两个实部浮点数的运算结果也保存在该目标向量寄存器的第一个编号的位置中。又如，当运算器进行浮点复数平行加减运算时，数据选择器读取的两个实部浮点数来自于一个源向量寄存器的相邻的两个实部编号，则目标向量寄存器将这两个实部浮点数的运算结果保存在该目标向量寄存器中，这两个实部浮点数在目标向量寄存器中的保存位置可为上述相邻的两个实部编号中靠前的那个编号对应的位置。

需要说明的是，在本发明的实施例中，可有多个浮点复数在同时进行运算操作。

根据本发明实施例的用于浮点复数平行加减的方法，数据选择器读取每个源向量寄存器中的浮点复数的实部浮点数和虚部浮点数，并分别将每个源向量寄存器中的实部浮点数两两一组和虚部浮点数两两一组发送至相应的运算器，运算器对数据选择器读取的输入数据进行运算，以实现一个向量寄存器内部浮点复数的平行加减，至少具有以下优点：（1）充分利用了向量运算的硬件并行性，并实现了向量寄存器中相邻浮点数间的运算，避免传统向量运算在处理相邻元素时效率差的缺点；（2）利用原有的实现传统浮点运算的向量寄存器和运算器，通过加入数据选择器以实现浮点复数平行加减运算，最大限度地利用了原有的硬件资源。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。