一种可扩展内存的服务器系统的制作方法
【专利摘要】本发明提供一种可扩展内存的服务器系统，包括CPU板和内存扩展板，其中，CPU板包括：处理器、内存控制器及双列直插式存储模块DIMM，在CPU板中，处理器与内存控制器相连，内存控制器与DIMM相连；内存扩展板包括：现场可编程逻辑门阵列FPGA、内存控制器及DIMM，在内存扩展板中，FPGA与内存控制器相连，内存控制器与DIMM相连；且，所述CPU板中的处理器通过Cache一致性域总线与内存扩展板中的FPGA相连。本发明能够进行内存的扩展。
【专利说明】一种可扩展内存的服务器系统
【技术领域】
[0001] 本发明涉及计算机【技术领域】，特别涉及一种可扩展内存的服务器系统。
【背景技术】
[0002] 目前，在服务器系统中，处理器通过电压模式单端结束（VoltageMode Singleended,VMSE)总线互连内存控制器，内存控制器再与内存条DMM互连。比 如，在以Imel?Xe〇n?系列处理器E7-8800为例，参见图1，包括4个处理器，每个处 理器通过VMSE与内存控制器连接，每个内存控制器再互连N个双列直插式存储模块 (Dual-Inline-Memory-Modules，DIMM)，N为自然数，且根据内存控制器的携带能力不同，N 的值也不同。但是一旦内存控制器的型号确定，内存控制器的携带能力也已经确定，整个系 统的内存也确定了，很难再进行内存的扩展。
【发明内容】
[0003] 本发明提供一种可扩展内存的服务器系统，能够进行内存的扩展。
[0004] -种可扩展内存的服务器系统，包括CPU板和内存扩展板，其中，
[0005] CPU板包括：处理器、内存控制器及双列直插式存储模块DIMM，在CPU板中，处理器 与内存控制器相连，内存控制器与DIMM相连；
[0006] 内存扩展板包括：现场可编程逻辑门阵列FPGA、内存控制器及DMM，在内存扩展 板中，FPGA与内存控制器相连，内存控制器与DIMM相连；
[0007] 且，所述CPU板中的处理器通过Cache-致性域总线与内存扩展板中的FPGA相 连。
[0008] 包括1个所述CPU板及1个所述内存扩展板；
[0009] 所述CPU板中包括4个处理器，在所述CPU板中，每个处理器连接4个内存控制 器；
[0010] 所述内存扩展板中包括2个FPGA，在所述内存扩展板中，每个FPGA连接4个内存 控制器；
[0011] 4个所述处理器中的两个处理器连接到同一个FPGA，另外两个处理器连接到另一 个FPGA。
[0012] 4个所述处理器中，不连接到同一个FPGA的两个处理器通过Cache-致性域总线 直接互连；
[0013] 在所述内存扩展板中，所述2个FPGA通过Cache-致性域总线互连。
[0014] 所述处理器通过VMSE总线与所述内存控制器相连；
[0015] 所述FPGA通过VMSE总线与所述内存控制器相连。
[0016] 所述FPGA与所述处理器通过Cache-致性域总线上的内存扩展连接器相连。
[0017] 所述CPU板和内存扩展板集成在同一个PCB单板上。
[0018] 本发明实施例提供了一种可扩展内存的服务器系统，利用FPGA进行内存的扩展。 由于FPGA是可编程逻辑阵列，所以FPGA可以实现与内存控制器和处理器两者的互连，这 样，FPGA连接的内存控制器再互连扩展的DIMM，则实现了服务器系统的内存扩展。
【专利附图】
【附图说明】
[0019] 图1是现有技术中处理器与内存的连接示意图；
[0020] 图2是本发明一个实施例中可扩展内存的多路服务器系统示意图。
【具体实施方式】
[0021] 本发明一个实施例提出了一种可扩展内存的服务器系统，包括CPU板和内存扩展 板，其中，
[0022] CPU板包括：处理器、内存控制器及双列直插式存储模块DIMM，在CPU板中，处理器 与内存控制器相连，内存控制器与DIMM相连；
[0023] 内存扩展板包括：现场可编程逻辑门阵列FPGA、内存控制器及DMM，在内存扩展 板中，FPGA与内存控制器相连，内存控制器与DIMM相连；
[0024] 且，所述CPU板中的处理器通过Cache-致性域总线与内存扩展板中的FPGA相 连。
[0025] 可见，上述本发明实施例利用FPGA进行内存的扩展。由于FPGA是可编程逻辑阵 列，所以FPGA可以实现与内存控制器和处理器两者的互连，这样，FPGA连接的内存控制器 再互连扩展的DIMM，则实现了服务器系统的内存扩展。
[0026] 在本发明的一些实施例中，上述可扩展内存的服务器系统中包括1个所述CPU板 及1个所述内存扩展板；
[0027] 所述CPU板中包括4个处理器，在所述CPU板中，每个处理器连接4个内存控制 器；
[0028] 所述内存扩展板中包括2个FPGA，在所述内存扩展板中，每个FPGA连接4个内存 控制器；
[0029] 4个所述处理器中的两个处理器连接到同一个FPGA，另外两个处理器连接到另一 个FPGA。
[0030] 在本发明的一些实施例中，上述可扩展内存的服务器系统中4个所述处理器中， 不连接到同一个FPGA的两个处理器通过Cache-致性域总线直接互连；
[0031] 在所述内存扩展板中，所述2个FPGA通过Cache-致性域总线互连。
[0032] 在本发明的一些实施例中，在上述可扩展内存的服务器系统中，所述处理器通过 VMSE总线与所述内存控制器相连；
[0033] 所述FPGA通过VMSE总线与所述内存控制器相连。
[0034] 在本发明的一些实施例中，所述FPGA与所述处理器通过Cache-致性域总线上的 内存扩展连接器相连。
[0035] 下面通过一个具体的图例来说明本发明上述各个实施例的一种组合方式的实现。 参见图2,以InteKSXeon?系列处理器E7-8800为例，在本发明一个实施例中，可扩展内 存的多路服务器系统中包括：
[0036] 1个CPU板，该1个CPU板连接1个内存扩展板；
[0037] 在CPU板中，包括处理器I，处理器2,处理器3和处理器4,内存扩展板中包括通过 CCB总线互连的FPGAO和FPGAl。
[0038] 在CPU板内部，处理器1至处理器4中的每一个均通过VMSE连接4个内存控制器， 每个内存控制器连接多个DIMM。在内存扩展板内部，FPGAO以及FPGAl均通过VMSE连接4 个内存控制器，每个内存控制器连接多个DIMM。
[0039] 处理器1与处理器2分别通过CCB总线与内存扩展板中的FPGAO相连；处理器3 与处理器4分别通过CCB总线与内存扩展板中的FPGAl相连；并且，处理器1与处理器2不 直接相连，处理器3与处理器4不直接相连。
[0040] 在实际使用中，处理器1和处理器2也可以通过内存扩展连接器（图2中未示出） 与FPGAO相连，并且，处理器3和处理器4也可以通过内存扩展连接器（图2中未示出）与 FPGAl相连。内存扩展连接器可以是CCB总线的接插头，以便连接引出自处理器的CCB总线 和引出自FPGA的CCB总线。
[0041] 虽然，图2中显示CPU板和内存扩展板两个单板，但在实际的业务实现中，CPU板 和内存扩展板可以是不同的单板，也可以是集成在同一个PCB单板上的两部分。
[0042] 需要说明的是，术语"包括"、"包含"或者其任何其他变体意在涵盖非排他性的包 含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括 没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。 在没有更多限制的情况下，由语句"包括一个......"限定的要素，并不排除在包括 所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
[0043] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1. 一种可扩展内存的服务器系统，其特征在于，包括CPU板和内存扩展板，其中， (PU板包括：处理器、内存控制器及双列直插式存储模块DIMM，在CPU板中，处理器与内 存控制器相连，内存控制器与DIMM相连； 内存扩展板包括：现场可编程逻辑门阵列FPGA、内存控制器及DIMM，在内存扩展板中， FPGA与内存控制器相连，内存控制器与DI丽相连； 且，所述CPU板中的处理器通过Cache -致性域总线与内存扩展板中的FPGA相连。
2. 根据权利要求1所述的系统，其特征在于，包括1个所述CPU板及1个所述内存扩展 板； 所述CPU板中包括4个处理器，在所述CPU板中，每个处理器连接4个内存控制器； 所述内存扩展板中包括2个FPGA，在所述内存扩展板中，每个FPGA连接4个内存控制 器； 4个所述处理器中的两个处理器连接到同一个FPGA，另外两个处理器连接到另一个 FPGA〇
3. 根据权利要求2所述的系统，其特征在于，4个所述处理器中，不连接到同一个FPGA 的两个处理器通过Cache -致性域总线直接互连； 在所述内存扩展板中，所述2个FPGA通过Cache -致性域总线互连。
4. 根据权利要求1至3中任一所述的系统，其特征在于，所述处理器通过VMSE总线与 所述内存控制器相连； 所述FPGA通过VMSE总线与所述内存控制器相连。
5. 根据权利要求1至3中任一所述的系统，其特征在于，所述FPGA与所述处理器通过 Cache -致性域总线上的内存扩展连接器相连。
6. 根据权利要求1至3中任一所述的系统，其特征在于，所述CPU板和内存扩展板集成 在同一个PCB单板上。
【文档编号】G06F1/18GK104484021SQ201410812019
【公开日】2015年4月1日 申请日期:2014年12月23日 优先权日:2014年12月23日
【发明者】宗艳艳, 贡维 申请人:浪潮电子信息产业股份有限公司