专利名称：横向双扩展mos器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。更具体地，本发明涉及一种横向双扩 散金属氧化物半导体(LDMOS)器件及其制造方法。
背景技术：
通常，传统的M()S场效应晶体管(在下文中，称为MOSFET)与双极性晶体管 相比具有高的输入阻抗，因此，具有简单栅极驱动电路的MOSFET具有优良的电学效益 (electricity benefit.)。并且，MOSFET是一种单极性器件，该单极性器件具有无时间延迟 (当关闭MOSFET时，由少数载流子存储或复合而引起时间延迟)的优点。结果,MOSFET已经 更广泛地应用于开关模式供电器件(powersupp:[y device)、灯镇流器和电机驱动电路。使 用平面扩散技术(planar diffusion technology)的这种DM0SFET (双扩散MOSFET)是一种 用于M0SFET的众所周知的结构。在于1981年11月10日由Sel Colak提交的第4， 300， 150 号美国专利中公开了一种众所周知的LDMOS晶体管。 由于其简单的结构，传统的L固()S器件很适用于VLSI工艺。然而,这种L固()S器 件与DM0S(VDM0S)器件相比具有更少的良好的技术特点，因此其没能引起足够的注意。然 而，近年来，已经证明降低的表面电场(Reduced SURface Field,RESURF) SLM0S器件具有良 好的导通电阻(Rsp)。 以下，将参照附图描述传统的LDMOS器件。
图1是示出了传统的LDMOS器件的截面图。 参照图1中，高压阱(匿ELL) 20在形成在衬底(未示出)上的p型外延层10上
形成。P型本体30形成在IIVWELL 20上。P+区74和N+源极70形成在p型本体30的表
面上。用于LV (低电压)的N+阱50形成在隔离层40的右侧上，以及N+漏极72形成在N+
阱50上。栅极介电层60和栅电极62与隔离层40的顶部和源极70部分重叠。 如图1所示，隔离层40设置在漏极72和源极70之间以防止电场被集中在能够输
出高于30V的HV器件中的栅极边缘附近的区域。这里，提升栅电极62以使用隔离层40作
为电场极板。 根据LDMOS器件，电流沿着器件的表面流过只会使电流驱动效率恶化。如图1所 示，当施加高电压时，电场集中在邻近栅极边缘的区域上。为解决电场集中问题，栅极边缘 附近的区域是磨圆的(corner-rounded),但不限于此。结果，出现了器件的可靠性恶化的问 题。
发明内容
因此，本发明针对一种横向双扩散金属氧化物半导体(LDMOS)器件及其制造方法。 本发明的一个目的是提供一种LDM0S器件及其制造方法，该L匿OS器件能够降低导通电阻并且能够获得高的击穿电压。 本发明的其他优点、目的和特征一部分将在下文中阐述， 一部分对于本领域的普通技术人员而言通过下文的实验将变得显而易见或者可以从本发明的实践中获得。通过所写的说明书及其权利要求以及附图中特别指出的结构，可以了解和获知本发明的这些目的和其他优点。 为了实现这些目的和其他优点以及根据本发明的目的，如在本文中所体现和概括描述的，横向双扩散金属氧化物半导体(LDM0S)器件包括高压阱(HVWELL)，形成在衬底上；RESURF区，形成在HVWELL中；本体区，邻近RESURF区形成；隔离层，包括形成在RESURF区上的预定区域，该隔离层与衬底的顶部表面部分重叠；低压阱(LVWELL)，形成在隔离层的另一区域的下方的衬底的预定区域上；栅电极，从本体区的预定的顶部表面区域延伸到隔离层的预定顶部表面；漏极区，形成在隔离层的另一区域下方的LVWELL上；以及源极区，形成在栅电极下方的本体区中。 在本发明的另一方面中，一种用来制造横向双扩散金属氧化物半导体(LDMOS)器件的方法包括在衬底上形成高压阱(HVWELL);在HVWELL中形成RESURF区；邻近RESURF区的预定区域形成本体区；在衬底上形成隔离层，该隔离层包括与RESURF区的另一区域部分重叠的预定区域；在隔离层的另一区域的下方的衬底上形成低压阱(LVWELL);形成从本体区的预定的顶部表面区域延伸到隔离层的预定顶部表面的栅电极；以及在隔离层的另一区域下方的LVWELL中形成漏极区，在栅电极下方的本体区中形成源极区。
可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。
附图被包括用来提供对本发明的进一步理解，并结合于此而构成本申请的一部分。本发明的示例性实施例连同描述都用来解释本发明的原理。在附图中[酬 图1是示出了传统的LDMOS器件的截面图； 图2是示出了根据本发明的示例性实施例的L固()S器件的截面图； 图3A至3G是示出了根据制造LDMOS器件的方法的示例性实施例的过程截面图。
具体实施例方式
以下，将参照附图描述根据本发明示例性实施例的LDMOS器件。为了更加容易地理解本发明，第一导电型是p-型而第二导电型是n-型。然而，本发明可以适用于第一导电型为n-型而第二导电型为p 型的相反的情况。 图2是示出了根据本发明的示例性实施例的LDMOS器件的截面图； 参照图2，p-型外延层100可以形成在p-型衬底(未示出)上。这里，n型高压阱
(HVWELL) 110形成在p-型外延层100上。根据本发明，n-型RESURF区120形成在HVWELL110上。n-型RESURF区120设置在隔离层140和栅极介电层160的下方以及p-型本体130的侧面。 n-型RESURF区120的深度可以是1微米 1. 2微米。 本发明的LDM()S器件可以进一步包括p型第一杂质区122和n型第二杂质区124。
在HVWELL 110内，p型第一杂质区122形成在n型RESURF区120的下方，而n型第二杂质区124形成在p型第一杂质区122的下方。 与图1中所示的传统的LDMOS器件不同的是，n型RESURF区120以及第一和第二杂质区122和124设置在隔离层140和栅极介电层160的下方。结果，在根据本发明的LDMOS器件中，在n型RESURF区120和p型第-一杂质区122之间形成了耗尽层，在p型第一杂质区122和n型第二杂质区124之间形成了耗尽层。 p型本体区130嵌入在n型RESURF区120和p型第一杂质区122之间的预定区域中。 隔离层140包括形成在n型RESURF区120上的预定区域和形成在n型HVWELL 110上的另一区域。隔离层140可以是场氧化层，例如，热增长的氧化硅。
n型低压阱(LVWELL) 150形成在衬底的n型HVWELL 110 (形成在隔离层140的另一区域的下方)上。 栅极图样由栅极介电层160和栅电极162构成。栅电极162从p型本体区130的顶部延伸到隔离层140的顶部表面。栅电极162可以是掺有杂质的多晶硅。栅极介电层160形成在栅电极162的下方从p型本体区130的顶部的预定区域到隔离层140的区域上。
高浓度n型漏极区172形成在隔离层140的另一区域下方的LVWELL 150上。高浓度n型源极区170在p型本体区130的上部区域中，邻近栅极图样160和162。高浓度p型区174是设置为接触源极区170的源极接触层。S卩，p型区174与p型本体区130有良好的接触，P型区174比p型本体区130具有更高的掺杂浓度。 形成在栅极介电层160的下方的n型源极区170与n型RESURF区120之间的p型本体区130的预定区域对应于沟道区。形成在栅极介电层160和隔离层140的下方的p型本体区130和n型LVWELL 150之间的预定区域对应于漂移区。 除了 n型RESURF区120、 p型第一杂质区122和n型第二杂质区124之夕卜，图2中所示的L:匿)S器件的其他的区域具有与传统的L:匿)S器件相同的结构。结果，除了 n型RESURF区120、 p型第--杂质区122和n型第二杂质区124之外的区域可以具有各种体现形式，并不限于图2中所示的结构。当然，可以在图2中所示的栅极图样160和162的侧壁中形成间隔(未示出)。 以下，将参照附图描述根据本发明的示例性实施例的制造以上LDMOS器件的的方法。 图3A至3G是示出了制造根据本发明的示例性实施例的LDMOS器件的过程截面图。例如，图3A至3G是示出了制造图2中所示的LDMOS器件的过程截面图。
参照图3A，在衬底(未示出)上形成p型外延层100。然后，在p型外延层100上形成n型HVWELL 110。例如，在p型外延层100上形成用于n型HVWELL 110的由Si02形成的介电层112。此后，将n-型掺杂物注入到相对p型外延层lOO—定的深度，p型外延层100以高温推进以便可以形成n型HVWELL 110。
参照图3B,以传统的光刻工艺形成光刻胶图样126,该光刻胶图样126用来暴露将要形成n型RESURF区120、第一和第二杂质区122和124的区域。因此，通过使用光刻胶图样126作为离子注入掩膜注入n型杂质离子128,以形成n型RESURF区120。这里，可以注入杂质离子以形成具有1微米 1. 2微米的深度的n型RESURF区120。此外，可以通过使用光刻胶图样126作为离子注入掩膜注入p型杂质离子128,以在n型RESURF区120的下方进一步形成P型第一杂质区122。可以注入n型杂质离子128以在p型第一杂质区122下方进一步形成n型第二杂质区124。 即，使用同样的光刻胶图样126作为注入掩膜，注入不同的离子能量以形成n型RESURF区120、 p型第一杂质区122和n型第二杂质区124。结果，可以以各种顺序形成RESURF区120以及第一和第二杂质区122和124。此后，以灰化和剥离工艺去除光刻胶图样126。 这里，实施例中采用光刻胶图样作为离子注入掩膜126。然而，可以使用其它类型的材料(例如硬质掩膜)作为离子注入掩膜。 参照图3C，形成光刻胶图样132，该光刻胶图样132用来暴露将要形成p型本体区130的区域，即，形成在介电层112下方的n型RESURF区120的预定区域。通过使用形成的光刻胶图样132作为离子注入掩膜注入p 型杂质离子134,以仅形成p型本体区130。此后，去除光刻胶图样132和介电层112。 参照图3D和3E，具有与n型RESURF区120的另一区域部分重叠的区域的隔离层
140形成在衬底上，即，形成在n型RESURF区120和n型HVWELL 110两者上。可以以硅的
局部氧化(L()Cal()xidation of Silicon, LOCOS)工艺(将在以下描述)来形成隔离层140。 如图3D中所示，在p型本体区130、n型RESURF区120和n型HVWELL 110上形成
氧化层(Si02) 142。氮化层(Si3N4) 144顺序地堆积在氧化层142 ....匕。然后，如图3E所示，
氧化层142热增长以形成隔离层140,而使用磷酸溶液去除氮化层(Si3N4)144。 根据图3E中所示的LDM()S器件，示出了以LOCOS工艺形成隔离层140。可选地，可
以以浅沟槽隔离(Shallow Trench Isolation, STI)工艺形成隔离层140。 如图3F所示，以传统的众所周知的工艺，在衬底的n型HVWELL 110(在隔离层140
的另一区域的下方)上形成n型低压阱(LVWE11)150。 如图3G所示，形成包含栅极介电层160A和栅电极162的栅极图样。具体地，栅电极162从p型本体区130的预定的上表面区域延伸到隔离层140的预定的上表面区域。这里，栅极介电层160A形成在除了隔离层140之外的p型本体区130和n型RESURF区120两者上以及n型LVWELL 150上。例如，如图3G所示，在顺序地堆积之后，图样化Si02和多晶硅以便分别形成栅极介电层160A和栅电极162。这里，栅极介电层16()A可以包括氧化物、氮化物或其化合物，即，堆积的N0或0N0层。 因此，如图2所示，以传统的众所周知的离子注入工艺形成高浓度n型源极区170、高浓度n型漏极区172和高浓度p型区174。即，在隔离层140的另一区域下方的LVWELL150的表面上形成高浓度n型漏极区172，在栅电极162下方的p型本体区130的表面上形成高浓度n型源极区170。此后，去除除了在栅电极162下方之外的栅极介电层160A的区域。 在执行形成以上区域的离子注入工艺之后，可以进行热处理。
7
根据上述LDM0S器件及其制造方法，在隔离层和栅极图样的下方顺序地形成n型RESURF区、p型第一杂质区和n型第二杂质区。结果，耗尽层可以均匀地分布在RESURF区的表面上,从而降低了表面区域聚集的电场。并且,消除了隔离层的栅极边缘中的表面击穿，从而获得了高击穿电压。可以通过使用单个掩膜来形成第一和第二杂质区以及RESURF区，从而具有制造工艺简单的优点。 在不脱离本发明的精神和范围内可以作各种修改及变形，这对于本领域的技术人员而言是显而易见的。因此,本发明意在涵盖在所附权利要求及其等同替换的范围内的对本发明的修改和变形。
8
权利要求
一种横向双扩散金属氧化物半导体(LDMOS)器件，包括高压阱(HVWELL)，形成在衬底上；RESURF区，形成在所述HVWELL中；本体区，邻近所述RESURF区形成；隔离层，包括形成在所述RESURF区上的预定区域，所述隔离层与所述衬底的顶部表面部分重叠；低压阱(LVWELL)，形成在所述隔离层的另一区域的下方的所述衬底的预定区域上；栅电极，从所述本体区的预定的顶部表面区域延伸到所述隔离层的预定的顶部表面；漏极区，形成在所述隔离层的所述另一区域下方的所述LVWELL上；以及源极区，形成在所述栅电极下方的所述本体区中。
2. 根据权利要求1所述的LDMOS器件，进一步包括第一导电型第一杂质区，形成在所述RESURF区的下方。
3. 根据权利要求2所述的LDMOS器件，进一步包括第二导电型第二杂质区，形成在所述第-导电型第一杂质区的下方。
4. 根据权利要求1所述的LDMOS器件，其中，所述衬底和所述本体区是p导电型。
5. 根据权利要求1所述的LDMOS器件，其中，所述IIVWELL、所述RESURF区、所述LVWELL、所述漏极区和所述源极区是n导电型。
6. -种用于制造横向双扩散金属氧化物半导体(LDMOS)器件的方法,包括在衬底上形成高压阱(匿ELL);在所述HVWELL中形成RESURF区；邻近所述RESURF区的预定区域形成本体区；在所述衬底上形成隔离层，所述隔离层包括与所述RESURF区的另一区域部分重叠的预定区域；在所述隔离层的另一区域的下方的所述衬底上形成低压阱(LVWELL);形成从所述本体区的预定的顶部表面区域延伸到所述隔离层的顶部表面的栅电极；以及在所述隔离层的所述另一区域下方的所述LVWELL中形成漏极区，在所述栅电极下方的本体区中形成源极区。
7. 根据权利要求6所述的制造LDMOS器件的方法,进一步包括在所述RESURF区下方形成第一导电型第一杂质区。
8. 根据权利要求7所述的制造LDMOS器件的方法，进一步包括在所述第一导电型第一杂质区下方形成第二导电型第二杂质区。
9. 根据权利要求8所述的制造L固()S器件的方法,其中，形成所述第一和第二杂质区的步骤包括在所述HVWELL ....匕形成介电层；在所述介电层上形成光刻胶图样;以及通过使用所述光刻胶图样作为离子注入掩膜注入相应的杂质离子来形成所述第一和第二杂质区。
10. 根据权利要求6所述的制造LDMOS器件的方法，其中，所述衬底是p导电型，所述本体区以P导电型形成，而其中所述HVWELL、所述RESURF区、所述LVWELL、所述漏极区和所述源极区是n导电型。
全文摘要
本发明披露了一种横向双扩散金属氧化物半导体(LDMOS)器件及其制造方法。横向双扩散金属氧化物半导体(LDMOS)器件包括高压阱(HVWELL)，形成在衬底上；RESURF区，形成在HVWELL中；本体区，邻近RESURF区形成；隔离层，包括形成在RESURF区上的预定区域，该隔离层与衬底的顶部表面部分重叠；低压阱(LVWELL)，形成在隔离层的另一区域的下方的衬底的预定区域上；栅电极，从本体区的预定的顶部表面区延伸到隔离层的预定顶部表面；漏极区，形成在隔离层的另一区域下方的LVWELL上；以及源极区，形成在栅电极下方的本体区中。
文档编号H01L29/78GK101740625SQ20091022293
公开日2010年6月16日 申请日期2009年11月19日 优先权日2008年11月19日
发明者李镕俊 申请人:东部高科股份有限公司