一种存储器编译器拼接方法和存储器与流程

技术特征：

1.一种存储器编译器拼接方法，其特征在于，包括：

确定信号由字线驱动到最远端存储单元的延时时间与存储单元的列数n以及字线驱动的驱动MOS的Fin的数目n_WLD之间的函数关系，所述n_WLD为一离散数；

将所述n列存储单元均分为预设段，在n_WLD的取值范围内，依据所述函数关系计算每段存储单元的最小延时时间，当所述最小延时时间小于第一预设值时，获取所述最小延时时间对应的n_WLD，记为优选取值，所述优选取值即为所述存储器中字线驱动和每两段存储单元之间的缓冲器的驱动MOS的Fin个数；

拼装Fin为优选取值的字线驱动和缓冲器的版图。

2.根据权利要求1所述的存储器编译器拼接方法，其特征在于，还包括：

当所述最小延时时间不小于第一预设值时，所述n列存储单元的均分段数加1，直至在n_WLD的取值范围内，每段存储单元的最小延时时间小于第一预设值。

3.根据权利要求1所述的存储器编译器拼接方法，其特征在于，所述信号由存储器字线驱动到最远端存储单元的延时时间与存储单元的列数n以及字线驱动MOS的Fin的数目n_WLD之间的函数关系，为：

$t0=a*b+\frac{n}{n_{\mathrm{WLD}}}a*C_{C\_\mathrm{WL}}+\frac{(n+1)n}{2}{R}_{C\_\mathrm{WL}}{C}_{C\_\mathrm{WL}}=f(n_{\mathrm{WLD}},n);$

其中，t0为信号由存储器字线驱动到最远端存储单元的延时时间，R_{C_WL}为存储单元位线的电阻值，C_{C_WL}为存储单元位线的电容值，a和b为常数。

4.根据权利要求1所述的存储器编译器拼接方法，其特征在于，还包括：

对所述存储器编译器的行数m进行追踪，具体为：

计算存储器的上拉PMOS的电阻阻值R_{C_PU}与写驱动的电阻阻值R_WRD和m行存储单元的电阻阻值R_{C_BL}之和的比值T，其中，所述；所述n_WRD为写驱动的NMOS的Fin的个数，c为固定值；

在n_WRD的取值范围内，计算使得所述比值T大于第二预设值的写驱动的NMOS的最小Fin的个数，记为n_WRD1；

拼装Fin为n_WRD1的写驱动的版图。

5.根据权利要求1所述的存储器编译器拼接方法，其特征在于，还包括：

采用时序控制电路对所述存储器编译器的行数m和列数n进行追踪，具体为：

确定存储器的时序控制电路的延时t1与反相器驱动的功能模块个数p以及反相器的Fin的数目n_Driver之间的函数关系，其中所述n_Driver为一离散数；

求在所述n_Driver的取值范围内，使得所述延时t1时序要求时的Fin的最小数目，记为n_Driver1；

拼装Fin为n_Driver1的时序控制电路版图。

6.根据权利要求5所述的存储器编译器拼接方法，其特征在于，所述时序控制电路的延时t1与反相器驱动的功能模块个数p以及反相器的Fin的数目n_Driver之间的函数关系为$t1=d*e+\frac{p}{n_{\mathrm{Driver}}}d*C_{\mathrm{leafcell}}+\frac{(p+1)p}{2}{R}_{\mathrm{leafcell}}{C}_{\mathrm{leadcell}},$其中，所述d、e为固定值，所述C_leafcell为反相器所驱动的功能模块的电容，所述R_leafcell为反相器所驱动的功能模块的连线电阻。

7.一种存储器，其特征在于，所述存储器为采用上述权利要求1-6任意一项存储器编译器拼接方法拼装而成的存储器。