背景技术：
：：虚拟化的系统可以将硬件与软件资源组合为单个实体。虚拟化的系统可以共享诸如存储或处理时间的计算机资源。例如，虚拟化可以将一个物理计算机转换为多个虚拟机。虚拟机可以类似于唯一的物理设备操作，例如，运行其自己的操作系统(os)。输入/输出存储器管理单元(iommu)可以使得虚拟机能使用外围设备，诸如以太网硬件、加速图形卡和硬驱动控制器。为了在虚拟机与外围设备之间传递操作，可以将地址在外围设备的物理存储器地址与虚拟机的虚拟存储器地址之间转换或重新映射。可以在单个计算机或服务器内、在一组计算机或服务器内或跨网络支持虚拟化。附图说明图1a示出了根据一个实施例的使用输入/输出(io)虚拟化的计算机系统中的硬件组件的框图。图1b示出了根据一个实施例的分页机制的转换表中的页和子页。图2a示出了根据一个实施例的具有细粒度的地址重新映射的虚拟化系统。图2b示出了根据一个实施例的io设备将虚拟地址传递到虚拟机的方法的时序图。图2c示出了根据一个实施例的虚拟机将物理地址传递到io设备的方法的时序图。图3示出了根据一个实施例的子页转换表中的单个条目的信息内容。图4示出了根据一个实施例的存储和检索子页转换器的地址转换的示图。图5是示出根据一个实施例的将虚拟地址传递到虚拟机的方法的流程图。图6a是示出根据一个实施例的有序流水线以及寄存器重命名级、乱序发布/执行流水线的框图。图6b是示出根据一个实施例的实现安全存储器重新分区的处理器的微架构的框图。图7示出了根据一个实施例的包括执行安全存储器重新分区的逻辑电路的处理器的微架构的框图。图8是根据一个实现的计算机系统的框图。图9是根据另一实现的计算机系统的框图。图10是根据一个实现的片上系统的框图。图11示出了计算系统的框图的另一实现。图12示出了计算系统的框图的另一实现。具体实施方式描述了用于输入/输出(io)设备虚拟化的重新映射技术。虚拟机监视器("vmm")可以创建一种环境以使得多个操作系统能在计算设备上同时地或并行地运行。例如，为不同的操作系统(os)(诸如windows、mac或linux)写入的应用可以同时在计算设备的相同硬件上运行。vmm可以在计算机系统的启动期间被加载，并且可以从计算机系统启动的时间到计算设备关闭的时间控制计算设备的硬件。当操作系统在vmm上运行时，计算设备的硬件可以被虚拟化以向操作系统提供对计算设备的控制。硬件可以包括：存储器、输入/输出(io)设备和中央处理单元(cpu)。例如，为了虚拟化cpu，硬件可以跟踪os何时执行特权指令(privilegedinstruction)，并且vmm可以对特权指令进行仿真以仿真具有对硬件的唯一控制的操作系统。为了使存储器虚拟化，vmm可以在os对物理存储器的使用与硬件处的计算设备存储器之间转换。io虚拟化可以涉及两组设备驱动器，一组设备驱动器在os水平，并且一组设备驱动器在vmm水平。在不同水平的驱动器可以提供中断处理程序。在一个示例中，可以在不考虑vmm驱动器的情况下配置os设备驱动器(例如，基于软件的io虚拟化)。在该示例中，os中的驱动器可以用于执行io操作，如同os驱动器控制io设备，并且vmm可以拦截io操作以及通过使用vmm设备驱动器来执行os驱动器的io操作(例如，仿真的io操作)。当来自io设备的io操作发生时，vmm驱动器中的中断处理程序可以接收io操作。vmm驱动器可以处理io操作并且将io操作传递到os设备驱动器的处理程序。基于软件的io虚拟化的优势可以是用于虚拟化的灵活的系统。然而，因为vmm软件对io操作的干预，所以基于软件的io虚拟化会是缓慢的并且消耗大量功率。在一个示例中，可以基于vmm驱动器配置os设备驱动器(例如，基于硬件的io虚拟化)。基于硬件的io虚拟化的一个示例可以是外围组件互连快速(pcie)单根io虚拟化(sr-iov)。然而，在基于硬件的io虚拟化中，硬件必须显式地支持io虚拟化，其会增加虚拟化系统的复杂度和成本。此外，基于硬件的io虚拟化的可扩展性会被供应商限制到硬件的配置，其会被硬件约束而不是被硬件在其中所使用的系统的尺寸或类型约束。此外，基于硬件的io虚拟化可以基于虚拟化系统中的设备或设备类型而变化，其会增加虚拟化系统的复杂度并且降低硬件的可重用性。传统地，对基于硬件的io虚拟化不提供硬件支持的设备可以为硬件的操作使用基于软件的io虚拟化。例如，未被设计为用于基于硬件的io虚拟化的硬件可以将门铃紧缩为存储器中的单个页。门铃可以用于通知在硬件设备与软件应用之间的高级虚拟中断控制器(avic)中断。例如，发送器可以创建命令(例如，将消息写入到邮箱)并且将命令传递到接收器(例如，按门铃)。被传递的命令可以中断并且通知接收器命令准备好执行。接收器执行命令并且可以设置共享寄存器中的位，指示对命令的确认。门铃消息可以使得虚拟机的os(例如，虚拟化的os)能在不使用管理程序的情况下与在定义的虚拟机(vm)边界的外部的硬件和/或软件通信。例如，控制平面虚拟化的os可以有效地通知数据平面应用可能影响分组被怎样处理的变化。门铃可以被分配到跟踪vm门铃写入的vmm。vmm可以将地址转换为存储器的单个页内的偏移，并且可以将门铃写入发到设备硬件。为io虚拟化配置的硬件可以仅为io虚拟化提供有限的支持。例如，当需要比设备或硬件能够支持的io资源更多的io资源时，vmm可以依赖于基于软件的io虚拟化。本文中所描述的实施例可以通过使用对存储器的小区域的地址重新映射来解决上文提到的缺陷。对存储器的小区域的地址重新映射(例如，细粒度的地址重新映射)可以通过使得紧缩数据结构和寄存器阵列能被细分以及使得各个元素能被分配到特定进程和/或硬件或设备来跨越基于软件的io虚拟化与基于硬件的io虚拟化之间的差异。在一个示例中，对于单个门铃粒度的地址重新映射，vmm可以通过特定vm将直接访问分配到一个或多个设备门铃。细粒度水平的地址重新映射(例如，细粒度的地址重新映射)(诸如在单个门铃粒度)的一个优势可以是将vmm的能力扩展为直接将vm分配到硬件以改善vm和计算系统的功率和性能。细粒度的地址重新映射的另一优势可以使得虚拟化的系统能更有效地操作并且使用更低成本的硬件以用于虚拟化(例如，在没有用于基于硬件的io虚拟化的专用硬件的情况下的虚拟化)。例如，通过实现虚拟化系统内的高速缓存，可以基于计算系统的硬件和/或使用虚拟化系统的操作平台来按比例缩放使用具有细粒度的地址重新映射的虚拟化系统的计算系统。在该示例中，高速缓存可以被分布在io结构中以提高高速缓存性能并且避免使用大的中央高速缓存。图1a示出了根据一个实施例的使用io虚拟化的计算机系统100中的硬件组件的框图。计算机系统100可以是网络服务器、个人计算机(pc)、膝上型计算机、平板计算设备、大型计算机、智能电话等等。计算机100可以包括经由总线103耦合到存储器104的一个或多个处理器102。存储器104可以包括诸如随机存取存储器(ram)存储106的存储器设备、存储器高速缓存108等等。存储器104可以经由io结构110耦合到外部设备。外部设备可以包括：网络适配器112，用于将计算机系统100与网络114相接；存储控制器116，用于将计算机系统100与存储设备118相接；以及工作站控制器120，用于将计算机系统100与终端或工作站122相接。存储器104可以包括分页机制的页表和/或子页表，以将外部设备114、118和/或122和/或io结构110的物理地址重新映射或转换为虚拟地址以用于在处理器102上运行的虚拟机。io结构110可以包括存储器124，诸如高速缓存。图1a的示例中描绘的特征可以变化。例如，可使用诸如光盘驱动器的其他外围设备，以作为所描绘的硬件的附加或替代。描绘的示例不意味着暗示限制。图1a不旨在穷举或限制本公开。图1的各个元件或特征通常不限于该特定实施例，而是在可应用的地方是可互换的，并且可以在所选择的实施例中使用，即使未被具体示出或描述。此类变化不应被视为对本公开的背离，并且所有此类修改旨在被包括在本公开的范围内。图1b示出了根据一个实施例的分页机制130的转换表136中的页132和子页134。页132可以是用于从次级存储存储和检索数据以在主存储器中使用的存储器。例如，操作系统可以从块(例如，页132)中的次级存储存储和/或检索数据以在主存储器中使用，其中页132可以是固定的或相同的尺寸。在另一示例中，操作系统可以从子块(例如，子页134)中的次级存储存储和/或检索数据以在主存储器中使用，其中子页可以在容量或尺寸上小于页并且在尺寸上可以是固定的或可以变化。分页和子分页可以为存储提供不连续的物理地址。例如，在分页和子分页之前，计算系统将程序适配到连续的存储中，其导致了存储和分片(fragmentation)问题。具有页132和/或子页134的分页机制130可以为不适配于物理随机存取存储器(ram)的数据提供次级存储器存储。图2a示出了根据一个实施例的具有细粒度的地址重新映射的虚拟化系统200。虚拟化系统200可以细分紧缩数据结构和寄存器阵列并且将各个元素分配到进程和/或设备。虚拟化系统200可以包括：虚拟机202、虚拟机管理器(vmm)或管理程序204、处理器206、系统存储器208、io地址转换器218、本地io接口设备220和io设备222。虚拟机202可以是仿真计算机系统或操作系统的软件和/或硬件。vmm可以是能创建和运行虚拟机202的软件、固件和/或硬件。vmm可以在计算系统的处理器206上运行。处理器206可以耦合到系统存储器208，其中系统存储器可以存储数据。系统存储器208可以包括具有页转换表212和/或子页转换表214的分页机制210。分页机制210可以从页中的次级存储检索数据以在系统存储器208中使用。当物理随机存取存储器(ram)中可能没有空间用于存储数据，分页机制可以使得os能为数据使用次级存储。页转换表212可以耦合到io地址转换器218。io地址转换器218可以将虚拟页地址转换或重新映射为物理页地址，反之亦然。子页转换表214可以耦合到子页转换器216、224、226和/或228。在一个示例中，子页转换器216可以被集成到分页机制210中。在另一示例中，子页转换器224、226和228可以被分别集成到本地io接口设备220(例如，io结构)和/或io设备222中。子页转换器216、224、226和/或228可以是虚拟化系统200使用的硬件、固件和/或软件，用于在虚拟机202的虚拟地址与io设备222的物理地址之间重新映射或转换信息。io地址转换器218和/或子页转换器216、224、226和/或228可以包括高速缓存存储。被集成到分页机制210中的子页转换器216可以使地址匹配的尺寸减小以调节页偏移。子页转换器216、224、226和/或228可以分别使用在本地io接口设备220或io设备222处确定的经解码的存储器映射的输入/输出(mmio)范围内的偏移。当子页转换器228可以集成到io设备222中时，那么偏移可以被限制到由虚拟化系统200分配给io设备222的mmio范围。当子页转换器224和226可以集成到连接到io设备222的本地io接口设备220内时，则偏移可以被限制到与由子页转换器224和226管理的io设备222相关联的mmio范围。由子页转换器224和226进行的转换可以被存储在子页转换表214中。由子页转换器224和226进行的转换可以与在本地io接口设备220内使用的地址空间相关联。在一个示例中，在本地io接口设备220内使用的用于转换的地址空间可以是基于虚拟化系统200和/或支持本地io接口设备220内的处理器地址空间标识(id)。本地io接口设备220可以是可以在io设备222与io地址转换器218或子页转换器216、224、226和/或228之间接合的交换机(诸如根联合体或pcie交换机)。io设备222可以是诸如以太网硬件、加速图形卡、硬驱动控制器等等的设备。图2b示出了根据一个实施例的io设备234将虚拟地址传递到虚拟机240的方法的时序图。该方法可以从处理器232将进程标签id(诸如处理器地址空间id(pasid))传递到io设备234(步骤242)开始。当io设备234接收用于执行动作的输入(诸如来自工作站的请求)时，io设备234可以将与该动作相关联的物理地址传递到子页转换器236(步骤244)。子页转换器236可以通过搜索子页转换器236的存储器来确定子页转换器236的存储器(诸如高速缓存)何时可能正在存储与物理地址相关联的虚拟地址(步骤246)。当子页转换器236的存储器正在存储相关联的虚拟地址时，子页转换器236可以将虚拟地址直接传递到虚拟机240(步骤248)。存储子页转换地址的存储器可以用于使对存储在系统存储器238中的转换的读取最小化。当子页转换器236的存储器没有正在存储相关联的虚拟地址时，子页转换器236可以使用系统存储器238的子页转换表来确定与物理地址相关联的虚拟地址(步骤250)。为了确定与物理地址相关联的虚拟地址，子页转换器236可以迭代或搜索子页转换表，诸如通过使用表遍历器(tablewalker)。子页转换器236可以将物理地址传递到系统存储器238的分页机制，其中物理地址可以包括子页位置指示符(步骤252)。子页位置指示符可以指示相关联的虚拟地址何时被存储在分页机制的页转换表中(例如，页位置模式)或分页机制的子页转换表中(例如，子页位置模式)。当分页机制确定子页位置指示符指示相关联的虚拟地址被存储在子页转换表中时(步骤254)，分页机制可以从子页转换表中查找或检索相关联的虚拟地址(步骤256)。在一个示例中，当从子页转换表检索到相关联的虚拟地址时，子页转换器236可以经由系统存储器238将相关联的虚拟地址传递到虚拟机240(步骤258)。在另一示例中，当从子页转换表检索到相关联的虚拟地址时(步骤260)，子页转换器236可以将相关联的虚拟地址直接传递到虚拟机240(步骤262)。当虚拟机240接收相关联的虚拟地址时，虚拟机240可以基于相关联的虚拟地址来执行命令(步骤264)。图2c示出了根据一个实施例的虚拟机240将物理地址传递到io设备234的方法的时序图。该方法可以从处理器232将进程标签id传递到虚拟机240(步骤270)开始。当虚拟机240接收用于执行动作的命令(诸如来自用户或在虚拟机240上运行的应用的请求)时，虚拟机240可以将与动作相关联的虚拟地址传递到子页转换器236(步骤272)。子页转换器可以通过搜索子页转换器236的存储器来确定子页转换器236的存储器(诸如高速缓存)何时可能正在存储与虚拟地址相关联的物理地址(步骤274)。当子页转换器236的存储器正在存储相关联的物理地址时，子页转换器236可以将物理地址直接传递到虚拟机240(步骤276)。当子页转换器236的存储器没有正在存储相关联的物理地址时，子页转换器236可以使用系统存储器238的子页转换表来确定与虚拟地址相关联的物理地址(步骤278)。为了确定与虚拟地址相关联的物理地址，子页转换器236可以迭代或遍历子页转换表，诸如通过使用表遍历器。子页转换器236可以将虚拟地址传递到系统存储器238的分页机制，其中物理地址可以包括子页位置指示符(步骤280)。子页位置指示符可以指示相关联的物理地址何时被存储在分页机制的页转换表中或分页机制的子页转换表中。当分页机制确定子页位置指示符指示相关联的物理地址被存储在子页转换表中时(步骤282)，分页机制可以从子页转换表中查找或检索相关联的虚拟地址(步骤284)。在一个示例中，当从子页转换表检索到相关联的物理地址时，子页转换器236可以经由系统存储器238将相关联的物理地址传递到io设备234(步骤286)。在另一示例中，当从子页转换表检索到相关联的物理地址时(步骤288)，子页转换器236可以将相关联的物理地址直接传递到io设备234(步骤290)。当io设备234接收相关联的物理地址时，io设备234可以基于相关联的物理地址来执行命令(步骤292)。图3示出了根据一个实施例的子页转换表中的单个条目的内容。子页转换表条目可以包括进程标签id302、主机地址空间中的源地址304、被转换的地址的尺寸(诸如单个高速缓存行或双字)306和被转换的地址308。会被转换的区域的尺寸306可以是用于不同使用情形(例如，不同尺寸的门铃)的尺寸范围。在一个示例中，当将物理地址传递到虚拟机时，io设备可以利用进程标签id302来标记或修改来自io设备的物理地址。在另一示例中，当将虚拟地址传递到io设备时，虚拟机可以利用进程标签id302来标记或修改来自虚拟机的虚拟地址。图4示出了根据一个实施例的用于存储和检索子页转换器的地址转换的方法。子页转换器(诸如图2a、2b或2c所示的子页转换器)可以通过将主机地址空间信息中的源地址传递到包括子页转换表的系统存储器的分页机制来在存储在系统存储器中的转换内定位转换条目。在一个示例中，子页转换可以被存储在页转换表中。在该示例中，子页转换器的表遍历器可以通过使用虚拟或物理地址的源地址的一部分来在页转换表中找到页。在另一示例中，子页转换可以被存储在独立的或分开的子页转换表中。可以通过使用处理器地址空间id(pasid)方案来索引存储在页转换表中或分开的子页转换表中的子页转换。pasid可以是与被io设备请求的用于被虚拟机执行的进程或被虚拟机请求的用于被io设备执行的进程相关联的进程标签id。pasid可以被虚拟化系统的处理器指定并且被传递到io设备和/或虚拟机。使用pasid方案的优势可以是通过隔离系统存储器中的转换条目来增加io虚拟化安全性。pasid可以扩展用于使主机地址与转换相匹配的位的数量。为了减少表条目查找复杂度和提高表条目查找性能，可以通过使用子页转换器216、224、226和/或228来将pasid方案与地址转换方案组合以存储和检索子页地址转换。图4进一步示出了当子页转换器检索或存储子页转换时，子页转换器可以传递包括源地址和被转换的地址的单个条目，如前面段落所讨论的。系统存储器可以通过使用源地址和被转换的地址来存储子页转换。当子页转换器请求检索子页转换时，子页转换器可以利用源地址空间和被转换的地址来传递请求。在一个示例中，表遍历器可以从表基础402处开始并且可以通过使用pasid来迭代pasid表404以查找到散列表406的指针。在一个示例中，指针可以包括源地址，并且表遍历器然后可以使用源地址的至少一部分或一片(诸如64位源地址的位21-39)来在散列表406中定位条目408。在该示例中，条目408可以包括源地址412。当条目408的源地址412与散列表406的源地址匹配时，相邻地址414可以是被转换的地址，例如子页转换地址。在另一示例中，指针可以包括源地址并且表遍历器然后可以使用源地址的至少一部分来在散列表406中定位条目410。当条目410的源地址416可能与散列表406的源地址不匹配时，相邻地址418可以指向密钥值表420中的位置。密钥值表420可以包括与相邻地址418匹配的密钥422(例如，源地址)和可以是被转换的地址的值424(例如，子页转换地址)。图4的示例中描绘的特征可以变化。描绘的示例不意味着暗示限制。图4不旨在穷举或限制本公开。图4的各个元件或特征通常不限于该特定实施例，而是在可应用的地方是可互换的，并且可以在所选择的实施例中使用，即使未被具体示出或描述。此类变化不应被视为对本公开的背离，并且所有此类修改旨在被包括在本公开的范围内。图5是示出根据一个实施例的将虚拟地址传递到虚拟机的方法500的流程图。方法500可由可包括硬件(例如，电路、专用逻辑、可编程逻辑、微代码等)、软件(诸如，在处理器上运行的指令)、固件或其组合的处理逻辑来执行。在一个实施例中，图6a或6b的处理器600执行方法500。在另一个实施例中，图7的处理器700执行方法500。在另一个实施例中，图8的处理器870和/或880执行方法500。在另一个实施例中，图9的处理器970和/或980执行方法500。在另一个实施例中，图10的核1002的一个或多个执行方法500。在另一个实施例中，图11的核1106和/或1107执行方法500。在另一个实施例中，图12的处理设备1202执行方法500。替代地，图6-12的计算系统的其他组件可以执行方法500的某些或所有操作。参照图5，方法200通过在系统存储器的分页设备处接收来自子页转换器的输入/输出(io)设备的第一物理地址而开始，其中子页位置指示符与第一物理地址相关联(框510)。该方法可以包括当子页位置指示符被设置为子页查找模式时，基于物理地址标识子页转换表中的虚拟地址(框512)。该方法可以包括将虚拟地址传递到虚拟机(框514)。图6a是示出根据一个实施例的实现安全存储器重新分区的处理器600的微架构的框图。具体地，根据本公开的至少一个实施例，处理器600描绘了被包括在处理器中的有序架构核以及寄存器重命名逻辑、乱序发布/执行逻辑。可以在处理器600中实现页面添加和内容复制的实施例。处理器600包括耦合至执行引擎单元650的前端单元630，并且两者均耦合至存储器单元670。处理器600可以包括精简指令集计算(risc)核、复杂指令集计算(cisc)核、超长指令字(vliw)核、或混合或替代核类型。作为又一选项，处理器600可以包括专用核，例如，网络或通信核、压缩引擎、图形核等。在一个实施例中，处理器600可以是多核处理器或可以是多处理器系统的一部分。前端单元630包括耦合至指令高速缓存单元634的分支预测单元632，指令高速缓存单元634耦合至指令转换后备缓冲器(tlb)636，指令转换后备缓冲器636耦合至指令取出单元638，指令取出单元638耦合至解码单元660。解码单元660(也被称为解码器)可以解码指令，并生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。可使用各种不同的机制来实现解码器660。合适的机制的示例包括但不限于：查找表、硬件实现、可编程逻辑阵列(pla)、微代码只读存储器(rom)等。指令高速缓存单元634进一步耦合至存储器单元670。解码单元660耦合至执行引擎单元650中的重命名/分配器单元652。执行引擎单元650包括耦合至引退单元654的重命名/分配器单元652以及一组一个或多个调度器单元656。调度器单元656表示任何数目的不同调度器，包括预留站(rs)、中央指令窗等。调度器单元656耦合至物理寄存器堆单元658。物理寄存器堆单元658中的每一个表示一个或多个物理寄存器堆，其中不同的物理寄存器堆存储一个或多个不同的数据类型(诸如标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点、等等)、状态(诸如，指令指针，其是将要被执行的下一个指令的地址)等等。物理寄存器堆单元658被引退单元654所覆盖，以示出可实现寄存器重命名和乱序执行的多种方式(诸如，使用重排序缓冲器和引退寄存器堆、使用未来文件(futurefile)、历史缓冲器以及引退寄存器堆；使用寄存器映射和寄存器池等等)。通常，架构寄存器从处理器外部或从编程者的视角来看是可见的。这些寄存器不限于任何已知的特定的电路类型。各种不同类型的寄存器可适用，只要它们能够存储并提供本文中所述的数据。合适的寄存器的示例包括但不限于：专用物理寄存器、使用寄存器重命名的动态分配物理寄存器、专用物理寄存器和动态分配物理寄存器的组合等等。引退单元654和物理寄存器堆单元658耦合至执行群集660。执行群集660包括一组一个或多个执行单元662和一组一个或多个存储器访问单元664。执行单元662可以执行各种操作(例如，移位、加法、减法、乘法)并且在各种类型的数据(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)上操作。尽管一些实施例可以包括专用于特定功能或功能组的数个执行单元，但是其他实施例可以仅包括一个执行单元或全部都执行所有功能的多个执行单元。调度器单元656、物理寄存器堆单元658以及执行群集660示出为可能是复数个，因为某些实施例为某些类型的数据/操作创建单独的流水线(例如，各自都具有其自身的调度器单元、物理寄存器堆单元和/或执行群集的标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线和/或存储器访问流水线——并且在单独的存储器访问流水线的情况下，实现了其中仅此流水线的执行群集具有存储器访问单元664的某些实施例)。还应当理解，在使用分开的流水线的情况下，这些流水线中的一个或多个可以是乱序发布/执行的，而其余的是有序的。存储器访问单元664的集合耦合至存储器单元670，存储器单元670可以包括数据预取器680、数据tlb单元672、数据高速缓存单元(dcu)674、以及第2级(l2)高速缓存单元676，这里给出几个示例。在一些实施例中，dcu674也被称为第一级数据高速缓存(l1高速缓存)。dcu674可处理多个未完成的高速缓存未命中，并且继续服务传入存储和加载。其还支持维持高速缓存一致性。数据tlb单元672是用于通过映射虚拟以及物理地址空间来改善虚拟地址转换速度的高速缓存。在一个示例性实施例中，存储器访问单元664可包括加载单元、存储地址单元和存储数据单元，其中的每一个均耦合至存储器单元670中的数据tlb单元672。l2高速缓存单元676可以耦合至一个或多个其他等级的高速缓存，并最终耦合至主存储器。在一个实施例中，数据预取器680通过自动预测程序即将消耗哪些数据来推测性地加载/预取数据至dcu674。预取可指示在存储在存储器分层结构(例如，较低级高速缓存或存储器)的一个存储器位置(例如，位置)的数据被处理器实际需求之前，将数据转换至更靠近(例如，产生更少访问等待时间)处理器的较高级存储器位置。更具体地，预取可以指示在处理器发出对被返回的特定数据的需求之前，对从较低等级的高速缓存/存储器之一到数据高速缓存和/或预取缓冲器的数据的早取回。处理器600可以支持一个或多个指令集(诸如，x86指令集(具有增加有更新版本的一些扩展)、加利福尼亚州桑尼威尔的mips技术公司的mips指令集、加利福尼亚州桑尼威尔的arm控股公司的arm指令集(具有可选附加扩展，诸如neon))。应当理解，核可以支持多线程操作(执行两个或更多个并行的操作或线程的集合)，并且可以按各种方式来完成该多线程操作，各种方式包括时分多线程操作、同步多线程操作(其中，单个物理核为物理核正在同步进行多线程操作的多个线程中的每一个线程提供逻辑核)或其组合(例如，时分取出和解码以及此后诸如利用超线程技术的同步多线程操作)。尽管在乱序执行的上下文中描述了寄存器重命名，但是，应当理解，寄存器重命名可以用于有序架构中。虽然处理器的所示实施例也包括单独的指令和数据高速缓存单元以及共享的l2高速缓存单元，但替代实施例可具有用于指令和数据两者的单个内部高速缓存，诸如例如，第一级(l1)内部高速缓存或多个等级的内部高速缓存。在一些实施例中，系统可以包括内部高速缓存以及在核和/或处理器外部的外部高速缓存的组合。或者，全部高速缓存都可以在核和/或处理器的外部。图6b是示出根据本发明的一些实施例的由图6a的处理器600实现的有序流水线以及寄存器重命名级、乱序发布/执行流水线的框图。图6b中的实线框示出了有序流水线，而虚线框示出了寄存器重命名、乱序发布/执行流水线。在图6b中，处理器流水线600包括取出级602、长度解码级604、解码级606、分配级608、重命名级610、调度(也称为分派或发布)级612、寄存器读取/存储器读取级614、执行级616、写回/存储器写入级618、异常处理级622、以及提交级624。在一些实施例中，级602-624的顺序可以与所示出的不同，并且不限于图6b中所示的特定顺序。图7示出了根据一个实施例的包括执行安全存储器重新分区的逻辑电路的处理器700的微架构的框图。在一些实施例中，可将根据一个实施例的指令实现为对具有字节尺寸、字尺寸、双字尺寸、四字尺寸等并具有诸多数据类型(例如，单精度和双精度整数和浮点数据类型)的数据元素进行操作。在一个实施例中，有序前端701是处理器700的部分，该部分取出要被执行的指令，并准备这些指令以便稍后在处理器流水线中使用。可以在处理器700中实现页面添加和内容复制的实施例。前端701可以包括若干单元。在一个实施例中，指令预取器716从存储器中取出指令，并将这些指令馈送至指令解码器718，指令解码器718进而解码或解释这些指令。例如，在一个实施例中，解码器将所接收到的指令解码为机器可执行的被称为“微指令”或“微操作”(也称为微op或uop)的一个或多个操作。在其他实施例中，该解码器将指令解析为可由微架构用于执行根据一个实施例的多个操作的操作码以及对应的数据和控制字段。在一个实施例中，追踪高速缓存730获取经解码的uop，并且在uop队列734中将它们组合为程序排序的序列或踪迹，以用于执行。当追踪高速缓存730遇到复杂指令时，微代码rom732提供完成操作所需的uop。一些指令被转换为单个微op，而其他指令需要若干个微op以完成完整的操作。在一个实施例中，如果需要多于四个微op来完成指令，则解码器718访问微代码rom732以执行该指令。对于一个实施例，可将指令解码为少量的微op，以便在指令解码器718处进行处理。在另一实施例中，如果需要许多微op来完成操作，则可将指令存储在微代码rom732中。追踪高速缓存730参考进入点可编程逻辑阵列(pla)来确定正确的微指令指针，以从微代码rom732中读取微代码序列来完成根据一个实施例的一条或多条指令。在微代码rom732完成对指令的微op进行的序列化操作之后，该机器的前端701恢复从追踪高速缓存730中取出微op。乱序执行引擎703是准备指令以进行执行的地方。乱序执行逻辑具有若干个缓冲器，用于将指令流平滑并且重排序，以便在这些指令流沿流水线向下并经调度供执行时优化性能。分配器逻辑分配每一个uop为了执行所需的机器缓冲器和资源。寄存器重命名逻辑将诸个逻辑寄存器重命名为寄存器堆中的条目。分配器还在指令调度器(存储器调度器、快速调度器702、慢速/通用浮点调度器704以及简单浮点调度器706)之前，在两个uop队列(一个用于存储器操作，而另一个用于非存储器操作)中的一个uop队列中，为每一个uop分配条目。uop调度器702、704、706基于对它们的从属输入寄存器操作数源的准备就绪以及uop完成它们的操作所需的执行资源的可用性来确定uop何时准备好用于执行。一个实施例的快速调度器702可以在主时钟周期的每半个时钟周期上进行调度，而其他调度器在每个主处理器时钟周期上仅可调度一次。调度器对分派端口仲裁以调度uop来执行。在执行块711中，寄存器堆708和710位于调度器702、704和706以及执行单元712、714、716、718、710、712和714之间。也存在单独的寄存器堆708、710，分别用于整数和浮点操作。一个实施例中的每个寄存器堆708、710也包括旁路网络，该旁路网络可以绕开还未被写入到寄存器堆中的、刚完成的结果或者将这些结果转发到新的从属uop中。整数寄存器堆708和浮点寄存器堆710也能够彼此传递数据。对于一个实施例，将整数寄存器堆708划分为两个单独的寄存器堆，一个寄存器堆用于数据的低阶32位，第二个寄存器堆用于数据的高阶32位。一个实施例中的浮点寄存器堆710具有128位宽的条目，因为浮点指令通常具有从64至128位宽度的操作数。执行块711包括执行单元712、714、716、718、710、712和714，实际在这些执行单元中执行指令。该区块包括存储微指令执行所需的整数和浮点数据操作数值的寄存器堆708和710。一个实施例的处理器700包括许多执行单元：地址生成单元(agu)712、agu714、快速alu716、快速alu718、慢速alu710、浮点alu712、浮点移动单元714。对于一个实施例，浮点执行块712和714执行浮点、mmx、simd、sse或其他操作。一个实施例中的浮点alu712包括用于执行除法、平方根和余数微op的64位除64位的浮点除法器。对于本公开的多个实施例，可利用浮点硬件来处理涉及浮点值的指令。在一个实施例中，alu操作去往高速alu执行单元716和718。一个实施例中的快速alu716和718可以执行有效等待时间为半个时钟周期的快速操作。对于一个实施例，大多数复杂的整数操作去往慢速alu710，因为慢速alu710包括用于长等待时间类型操作的整数执行硬件，例如，乘法器、移位器、标志逻辑和分支处理设备。存储器加载/存储操作由agu712和714来执行。对于一个实施例，在对64位数据操作数执行整数操作的情境中描述整数alu716、718和710。在替换实施例中，alu716、718、710可被实现为支持多种数据位，包括16、32、128、256等等。类似地，浮点单元712、714可被实现为支持具有多种宽度的位的一系列操作数。对于一个实施例，浮点单元712、714可协同simd和多媒体指令对128位宽紧缩数据操作数进行操作。在一个实施例中，在父加载完成执行之前，uop调度器702、704和706分派从属操作。由于在处理器700中推测性地调度并执行uop，因此处理器700也包括用于处理存储器未命中的逻辑。如果数据加载在数据高速缓存中未命中，则在流水线中会存在将临时不正确的数据留给调度器的运行中的从属操作。重放机制跟踪并重新执行使用不正确的数据的指令。仅仅从属操作需要被重放，而允许独立操作完成。也可将处理器的一个实施例的调度器和重放机制设计成用于捕捉指令序列，以用于文本串比较操作。根据一个实施例，处理器700还包括用于实现安全存储器重新分区的逻辑。在一个实施例中，处理器700的执行块711可包括mcu115，以根据本文中的描述执行安全存储器重新分区。术语“寄存器”可以是指被用作标识操作数的指令的部分的板上(on-board)处理器存储器位置。换句话说，寄存器可以是从处理器外部(从编程者的角度来看)可用的那些。然而，不应当将实施例中的寄存器限制于意指特定类型的电路。相反，实施例中的寄存器能够存储并提供数据，并且能够执行本文中所述的功能。本文所描述的寄存器可利用任何数量的不同技术，由处理器中的电路来实现，这些不同技术诸如，专用物理寄存器、使用寄存器重命名的动态分配的物理寄存器、专用和动态分配的物理寄存器的组合等。在一个实施例中，整数寄存器存储32位整数数据。一个实施例的寄存器堆还包含用于紧缩数据的八个多媒体simd寄存器。对于此处的讨论，寄存器应被理解为设计成保存紧缩数据的数据寄存器，诸如来自美国加利福尼亚州圣克拉拉市的英特尔公司的启用了mmx技术的微处理器的64位宽mmxtm寄存器(在一些实例中也称为“mm”寄存器)。这些mmx寄存器(在整数和浮点形式两者中是可用的)可与伴随simd和sse指令的紧缩数据元素一起操作。类似地，也可以使用涉及sse2、sse3、sse4或以外的(统称为“ssex”)技术的128位宽的xmm寄存器来保存这样的紧缩数据操作数。在一个实施例中，在存储紧缩数据和整型数据时，寄存器不需要区分两种数据类型。在一个实施例中，整数和浮点可被包括在相同的寄存器堆中，或被包括在不同的寄存器堆中。此外，在一个实施例中，浮点和整型数据可以存储在不同的寄存器中或相同的寄存器中。可在许多不同的系统类型中实现实施例。现在参照图8，其中示出了根据一个实现的多处理器系统800的框图。如图8所示，多处理器系统800是点对点互连系统，且包括经由点对点互连850耦合的第一处理器870和第二处理器880。如图8所示，处理器870和880中的每一个可以是多核处理器，包括第一和第二处理器核(即，处理器核874a和874b以及处理器核884a和884b)，虽然潜在地更多核可以存在于处理器中。处理器各自可包括根据本公开的实施例的混合型写入模式逻辑。可以在处理器870、处理器880或两者中实现页面添加和内容复制的实施例。虽然以两个处理器870、880来示出，但应理解本公开的范围不限于此。在其他实现中，在给定处理器中可存在一个或多个附加处理器。处理器870和880示出为分别包括集成存储器控制器单元882和882。处理器870还包括点对点(p-p)接口876和888作为其总线控制器单元的部分；类似地，第二处理器880包括p-p接口886和888。处理器870、880可以经由使用点对点(p-p)接口电路888、888的p-p接口850来交换信息。如图8所示，imc882和882将处理器耦合到各自的存储器，即存储器832和存储器834，这些存储器可以是本地附连到各自处理器的主存储器的多个部分。处理器870、880可各自经由使用点对点接口电路876、894、886、898的各个p-p接口852、854与芯片组890交换信息。芯片组890还可以经由高性能图形接口839与高性能图形电路838交换信息。共享高速缓存(未示出)可以被包括在任一处理器之内，或被包括在两个处理器外部但仍经由p-p互连与这些处理器连接，使得如果将某处理器置于低功率模式时，可将任一处理器或两个处理器的本地高速缓存信息存储在该共享高速缓存中。芯片组890可经由接口896耦合至第一总线816。在一个实施例中，第一总线816可以是外围组件互连(pci)总线，或诸如pci快速总线或另一第三代io互连总线之类的总线，但是本公开的范围不限于此。如图8所示，各种io设备814可连同总线桥818一起耦合到第一总线816，总线桥818将第一总线816耦合到第二总线820。在一个实施例中，第二总线820可以是低引脚数(lpc)总线。在一个实施例中，各种设备可以耦合至第二总线820，包括例如，键盘和/或鼠标822、通信设备827以及存储单元828(诸如，可包括指令/代码和数据830的盘驱动器或其他大容量存储设备)。此外，音频io824可以被耦合至第二总线820。注意，其他架构是可能的。例如，代替图8的点对点架构，系统可以实现多分支总线或其他此类架构。现在参考图9，所示出的是根据本发明的实施例的第三系统900的框图。图8和9中的类似元件使用类似附图标记，且在图9中省略了图8的某些方面以避免使图9的其他方面模糊。图9示出处理器970、980可分别包括集成存储器和io控制逻辑(“cl”)972和982。对于至少一个实施例，cl972、982可以包括诸如本文所述的集成存储器控制器单元。另外，cl972、982还可以包括io控制逻辑。图9示出了存储器932、934耦合到cl972、982，并且i/o设备914也耦合到控制逻辑972，982。传统io设备915被耦合至芯片组990。可以在处理器970、处理器980或两者中实现页面添加和内容复制的实施例。图10是可包括核1002中的一个或多个的示例性片上系统(soc)。本领域已知的对膝上型设备、台式机、手持pc、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(dsp)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其它电子设备的其它系统设计和配置也是合适的。一般地，能够包含本文中所公开的处理器和/或其它执行逻辑的多个系统或电子设备一般都是合适的。现在参考图10，所示出的是根据本公开的一个实施例的soc1000的框图。另外，虚线框是更先进的soc上的特征。在图10中，互连单元1002耦合至：应用处理器1010，包括一组一个或多个核1002a-n以及共享高速缓存单元1006；系统代理单元1010；总线控制器单元1016；集成存储器控制器单元1014；一组或一个或多个媒体处理器1020，可包括集成图形逻辑1008、用于提供静态和/或视频照相功能的图像处理器1024、提供硬件音频加速的音频处理器1026、提供视频编码/解码加速的视频处理器1028、静态随机存取存储器(sram)单元1030；直接存储器存取(dma)单元1032；以及显示单元1040，用于耦合至一个或多个外部显示器。可以在soc1000中实现页面添加和内容复制的实施例。接下来参考图11，描绘了根据本发明的各实施例的片上系统(soc)设计的实施例。作为一个说明性示例，soc1100被包括在用户设备(ue)中。在一个实施例中，ue是指由终端用户用于通信的任何设备，诸如，手持式电话、智能电话、平板、超薄笔记本、具有宽带适配器的笔记本或任何其他类似的通信设备。ue可以连接到基站或节点，该基站或节点可以本质上对应于gsm网络中的移动站(ms)。可以在soc1100中实现页面添加和内容复制的实施例。这里，soc1100包括2个核——1106和1107。类似于上面的讨论，核1106和1107可以符合指令集架构，诸如基于architecturecoretm的处理器、超微半导体公司(amd)处理器、基于mips的处理器、基于arm的处理器设计，或它们的客户，以及它们的被许可方或采用者。核1106和1107耦合至与总线接口单元1109和l2高速缓存1110相关联的高速缓存控制1108以与系统1100的其他部分进行通信。互连1111包括片上互连，诸如iosf、amba，或上文所讨论的其他互连，它们可以实现所描述的公开的一个或多个方面。互连1111提供到其他组件的通信信道，其他组件诸如与用户身份模块(sim)卡对接的sim1130、保存供核1106和1107执行以初始化和引导soc1100的引导代码的引导rom1135、与外部存储器(例如，dram1160)对接的sdram控制器1140、与非易失性存储器(例如，闪存1165)对接的闪存控制器1145、与外围设备对接的外围控制装置1150(例如，串行外围接口)、用于显示和接收输入(例如，允许触摸的输入)的视频编解码器1120和视频接口1125、用于执行图形相关的计算的gpu1115等等。这些接口中的任何一种可以包括此处所描述的各实施例的各方面。另外，系统示出了用于通信的外围设备，诸如蓝牙模块1170、3g调制解调器1175、gps1180以及wi-fi1185。注意，如上所述，ue包括用于通信的无线电装置。因此，这些外围通信模块可以不被全部包括。然而，在ue中，应该包括用于外部通信的某种形式的无线装置。图12示出了计算机系统1200的示例性形式的机器的图示性表示，在该计算机系统1200内，可执行用于使机器执行本文中所讨论的方法中的任何一个或多个的一组指令。在替代实现方式中，可以在lan、内联网、外联网或因特网中将机器连接(例如，联网)到其他机器。机器可以在客户机-服务器网络环境中作为服务器或客户机机器操作，或者在对等(或分布式)网络环境中作为对等机器操作。该机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、web设备、服务器、网络路由器、交换机或桥、或者能够执行指定由该机器执行的动作的一组指令(连续的或以其他方式)的任何机器。此外，虽然仅示出单个机器，但是也应当认为术语“机器”包括单独地或共同地执行一组(或多组)指令以执行本文中所讨论的方法中的任何一个或多个的机器的任何集合。示例性计算机系统1200包括处理设备(处理器)1202、主存储器1204(例如，只读存储器(rom)、闪存、动态随机存取存储器(dram)(诸如，同步dram(sdram)或rambusdram(rdram)等)、静态存储器1206(例如，闪存、静态随机存取存储器(sram)等)以及数据存储设备1218，它们经由总线1230彼此进行通信。处理器1202表示一个或多个通用处理设备，诸如微处理器、中央处理单元等。更具体而言，处理器1202可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、或实现其他指令集的处理器、或实现指令集的组合的处理器。处理设备1202也可以是一个或多个专用处理设备，诸如，专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理器1202被配置成执行用于执行此处所讨论的操作和步骤的指令1226。计算机系统1200可以进一步包括网络接口设备1222。计算机系统1200还可以包括视频显示单元1208(例如，液晶显示器(lcd)、阴极射线管(crt)或触摸屏)、字母数字输入设备1210(例如，键盘)、光标控制设备1214(例如，鼠标)、以及信号生成设备1216(例如，扬声器)数据存储设备1218可以包括计算机可读存储介质1224，在其上面存储了实现本文所描述的方法或功能中的任意一个或多个的一组或多组指令1226(例如，软件)。在由计算机系统1200对指令1226的执行期间，这些指令1226也可完全或至少部分地驻留在主存储器1204之内和/或处理器1202之内；该主存储器1204和处理器1202也构成计算机可读存储介质。可以进一步在网络1220上经由网络接口设备1234发送或接收指令1226。虽然在示例性实现方式中将计算机可读存储介质1224示出为单个介质，但是应当认为术语“计算机可读存储介质”包括存储一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存与服务器)。还应当认为术语“计算机可读存储介质”包括能够存储、编码或携带由机器执行并且使该机器执行本公开的方法中的任何一个或多个的一组指令的任何介质。相应地，应当认为术语“计算机可读存储介质”包括但不限于固态存储器、光介质和磁介质。以下示例关于进一步的实施例。在示例1中，soc包括：1)处理器核，用于执行虚拟机；2)分页设备，在处理器核与输入/输出(io)设备之间耦合，分页设备包括：a)子页转换表；以及b)页转换表；以及3)其中当与第一物理地址相关联的子页位置指示符可被设置为子页位置模式时，分页设备可以通过使用io设备的第一物理地址在子页转换表中标识虚拟地址。在示例2中，示例1的soc，其中分页设备可以经由子页转换器将虚拟地址传递到虚拟机。在示例3中，示例1-2的soc，其中分页设备可以用于：1)从耦合到io设备的子页转换器接收io设备的第一物理地址；2)由分页设备确定子页位置指示符何时被设置为子页位置模式；以及3)将虚拟地址传递到虚拟机。在示例4中，示例1-3的soc，其中子页转换表包括：1)处理器地址空间标识符(pasid)表，通过使用pasid方案被索引；2)散列表；以及3)密钥-值对表。在示例5中，示例1-4的soc，其中为了标识虚拟地址，分页设备可以用于：1)从子页转换器接收具有与io设备的进程相关联的pasid的第一物理地址；2)通过使用pasid来迭代pasid表以找到pasid表中指向散列表的指针；3)迭代散列表以找到散列表中与来自子页转换器的第一物理地址匹配的第二物理地址；以及4)当第一物理地址与第二物理地址匹配时，确定与第二物理地址相关联的虚拟地址。在示例6中，示例1-5的soc，其中为了标识虚拟地址，分页设备可以用于：1)从子页转换器接收具有与io设备的进程相关联的pasid的第一物理地址；2)通过使用pasid来迭代pasid表以找到pasid表中指向散列表的指针；3)迭代散列表以找到散列表中与来自子页转换器的第一物理地址匹配的第二物理地址；以及4)当第一物理地址与第二物理地址不匹配时，定位与第二物理地址相邻的条目的地址；5)迭代密钥-值对表以找到与相邻地址匹配的密钥；以及6)当密钥-值表中的密钥与来自散列表的相邻地址匹配时，确定与密钥相关联的虚拟地址。在示例7中，示例1-6的soc，其中子页转换表是页转换表的一部分。在示例8中，示例1-7的soc，其中子页转换表的尺寸基于虚拟机或io设备的进程的类型而变化。在示例9中，示例1-8的soc，其中当子页位置指示符可被设置为页位置模式时，分页设备可以通过使用第一物理地址在页转换表中查找虚拟地址。各实施例可以具有上文所描述的结构特征的不同的组合。例如，上文所描述的处理器和方法的所有可选的特征也可以利用此处所描述的系统来实现，示例中的细节可以用于一个或多个实施例中的任何地方。在示例10中，输入/输出(io)接口设备包括：1)存储器，用于存储物理地址信息；2)耦合到存储器的子页转换器，子页转换器用于：a)从io设备接收物理地址；b)在物理地址信息中搜索与物理地址匹配的信息；c)当物理地址信息与物理地址不匹配时，将物理地址传递到计算设备的分页设备；d)从分页设备接收与物理地址相关联的虚拟地址；以及e)将虚拟地址传递到虚拟机。在示例11中，示例10的io接口设备，其中io接口设备是在io设备与分页设备之间耦合的外围组件互连快速(pcie)交换机。在示例12中，示例10-11的io接口设备，其中子页转换器可以进一步用于确定物理地址何时可以被存储在子页转换器的存储器中。在示例13中，示例10-12的方法，其中子页转换器进一步用于经由分页设备将虚拟地址传递到虚拟机。各实施例可以具有上文所描述的结构特征的不同的组合。例如，上文所描述的处理器和方法的所有可选的特征也可以利用此处所描述的系统来实现，示例中的细节可以用于一个或多个实施例中的任何地方。在示例14中，一种方法包括：1)在系统存储器的分页设备处接收来自子页转换器的输入/输出(io)设备的第一物理地址，其中子页位置指示符与第一物理地址相关联；2)当子页位置指示符被设置为子页查找模式时，基于物理地址在子页转换表中标识虚拟地址；以及3)将虚拟地址传递到虚拟机。在示例15中，示例14的方法，其中子页转换器被耦合到io接口设备或io设备。示例16中，示例14-15的方法，其中标识虚拟地址可以进一步包括：1)从计算设备的处理器接收具有与io设备的进程相关联的处理器地址空间标识符(pasid)的第一物理地址；2)通过使用pasid来迭代pasid表以找到pasid表中指向散列表的指针；3)迭代散列表以找到散列表中与第一物理地址匹配的第二物理地址；以及4)当第一物理地址与第二物理地址匹配时，确定与第二物理地址相关联的虚拟地址。示例17中，示例14-16的方法，其中标识虚拟地址可以进一步包括：1)从子页转换器接收具有与io设备的进程相关联的处理器地址空间标识符(pasid)的第一物理地址；2)通过使用pasid来迭代pasid表以找到pasid表中指向散列表的指针；3)迭代散列表以找到散列表中与第一物理地址的一部分匹配的第二物理地址的一部分；4)当第一物理地址与第二物理地址不匹配时，定位与第二物理地址相邻的条目的地址；5)迭代密钥-值对表以找到与相邻物理地址匹配的密钥；以及6)当密钥-值表中的密钥与相邻物理地址匹配时，确定与密钥相关联的虚拟地址。在示例18中，示例14-17的方法，进一步包括经由子页转换器将虚拟地址传递到虚拟机。在示例19中，示例14-18的方法，进一步包括通过使用表遍历器来迭代子页转换表以在子页转换表中标识虚拟地址。在示例20中，示例14-19的方法，其中子页转换表可以是页转换表的一部分。各实施例可以具有上文所描述的结构特征的不同的组合。例如，上文所描述的处理器和方法的所有可选的特征也可以利用此处所描述的系统来实现，示例中的细节可以用于一个或多个实施例中的任何地方。虽然已参照有限数量的实施例描述了本发明，但是本领域技术人员将从中领会很多修改和变型。所附权利要求旨在涵盖落入本发明的真实精神与范围的所有此类修改与变型。在本文的描述中，阐明了众多具体细节，例如具体类型的处理器和系统配置、具体硬件结构、具体架构的和微架构的细节、具体寄存器配置、具体指令类型、具体系统组件、具体测量/高度、具体处理器流水线级和操作等的示例，以提供对本发明的透彻理解。然而，对本领域普通技术人员显而易见的是，不一定要采用这些具体细节来实施本发明。在其它实例中，未详细描述公知的组件或方法，诸如具体或替代的处理器架构、用于所描述算法的具体逻辑电路/代码、具体固件代码、具体互连操作、具体逻辑配置、具体制造技术和材料、具体编译器实现、代码中算法的具体表达、具体掉电和门控技术/逻辑、以及计算机系统的其它具体操作细节，以避免不必要地模糊本发明。各实施例是参考特定集成电路中的(诸如计算平台或微处理器中的)安全存储器重新分区来描述的。各实施例也可以适用于其他类型的集成电路和可编程逻辑器件。例如，所公开的各实施例不仅限于台式计算机系统或便携式计算机，诸如ultrabookstm计算机。并且也可用于其他设备，诸如，手持式设备、平板、其他薄笔记本、片上系统(soc)设备以及嵌入式应用。手持式设备的一些示例包括蜂窝电话、网际协议设备、数码相机、个人数字助理(pda)和手持式pc。嵌入式应用通常包括微控制器、数字信号处理器(dsp)、片上系统、网络计算机(netpc)、机顶盒、网络中枢、广域网(wan)交换机或可执行以下教导的功能与操作的任何其他系统。描述了系统可以是任何类型的计算机或嵌入式系统。所公开的各实施例可以特别用于低端设备，诸如可穿戴设备(例如，手表)、电子植入物、传感和控制基础设施设备、控制器、监视控制和数据采集(scada)系统等等。此外，本文描述的装置、方法和系统不限于物理计算设备，而是还可涉及用于节能和能效的软件优化。如将在以下描述中变得显而易见的，本文描述的方法、装置和系统的实施例(无论是关于硬件、固件、软件还是它们的组合)对于用性能考量来平衡的‘绿色技术’的前景是至关重要的。虽然参照处理器来描述多个实施例，但是其他实施例也适用于其他类型的集成电路和逻辑设备。本发明的实施例的类似技术和教导可应用于其他类型的电路或半导体器件，这些其他类型的电路或半导体器件可受益于更高的流水线吞吐量和改善的性能。本发明的诸个实施例的教导适用于执行数据操纵的任何处理器或机器。然而，本发明不限于执行512位、256位、128位、64位、32位或16位数据运算的处理器或机器，并且可适用于执行数据操纵或管理的任何处理器和机器。此外，本文的描述提供了示例，并且附图出于示意性目的示出各种示例。然而，这些示例不应当被理解为是限制性意义的，因为它们仅仅旨在提供本发明的诸个实施例的示例，而并非提供本发明的实施例的所有可能实现的详尽列表。虽然下述的示例是在执行单元和逻辑电路情境下描述指令处理和分配，但本发明的其他实施例也可通过存储在机器可读有形介质上的数据和/或指令来完成，这些数据和/或指令在被机器执行时使得机器执行与本发明至少一个实施例相一致的功能。在一个实施例中，与本发明的多个实施例相关联的功能被具体化在机器可执行指令中。这些指令可用来使通过这些指令而被编程的通用处理器或专用处理器执行本发明的步骤。本发明的多个实施例也可以作为计算机程序产品或软件来提供，该计算机程序产品或软件可包括其上存储有指令的机器或计算机可读介质，这些指令可被用来对计算机(或其他电子设备)进行编程以执行根据本发明的多个实施例的一个或多个操作。或者，本发明的多个实施例的多个操作可由包含用于执行这些操作的固定功能逻辑的专用硬件组件来执行，或由经编程的计算机组件以及固定功能硬件组件的任何组合来执行。可将用于对逻辑进行编程以执行本发明的多个实施例的指令存储在系统中的存储器(诸如，dram、高速缓存、闪存、或其他存储设备)内。此外，指令可经由网络或通过其他计算机可读介质来分配。因此，机器可读介质可包括用于以机器(例如，计算机)可读的形式存储或发送信息的任何机制，但不限于：软盘、光盘、紧致盘只读存储器(cd-rom)、磁光盘、只读存储器(rom)、随机存取存储器(ram)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、磁卡或光卡、闪存、或在互联网上经由电、光、声、或其他形式的传播信号(例如，载波、红外信号、数字信号等)发送信息中所使用的有形的机器可读存储器。因此，计算机可读介质包括适用于存储或发送机器(例如，计算机)可读形式的电子指令或信息的任何类型的有形的机器可读介质。设计会经历多个阶段，从创建到仿真到制造。表示设计的数据可以用多种方式来表示该设计。首先，像仿真中有用的那样，可以使用硬件描述语言或另一功能性描述语言来表示硬件。此外，可以在设计过程的一些阶段产生具有逻辑和/或晶体管门的电路级模型。此外，大多数设计在某个阶段都达到表示硬件模型中各种设备的物理布置的数据的层级。在使用常规半导体制造技术的情况下，表示硬件模型的数据可以是指定在用于制造集成电路的掩模的不同掩模层上存在或不存在各种特征的数据。在任何设计表示中，数据可以被存储在任何形式的机器可读介质中。存储器或者磁或光存储设备(诸如，盘)可以是存储经由光或电波发送的信息的机器可读介质，调制或以其他方式生成这些光或电波以发送这些信息。当发送指示或承载代码或设计的电载波达到实现该电信号的复制、缓冲或重新发送的程度时，即产生了新的副本。因此，通信提供商或网络提供商可在有形的机器可读介质上至少临时地存储具体化本发明的多个实施例的技术的制品(诸如，被编码成载波的信息)。在本文中使用的模块指的是硬件、软件、和/或固件的任意组合。作为示例，模块包括与非瞬态介质相关联的诸如微控制器之类的硬件，该非瞬态介质用于存储适于由该微控制器执行的代码。因此，在一个实施例中，对模块的引用是指硬件，该硬件被专门配置成识别和/或执行要保存在非瞬态介质上的代码。另外，在另一实施例中，模块的使用是指包括代码的非瞬态介质，该代码专门适于由微控制器执行以进行预定操作。并且可推断，在又一实施例中，术语模块(在该示例中)可以指微控制器和非瞬态介质的组合。通常，被示为分开的模块边界一般不同而且有可能重叠。例如，第一和第二模块可共享硬件、软件、固件、或它们的组合，同时可能保留某些独立的硬件、软件或固件。在一个实施例中，术语逻辑的使用包括诸如晶体管、寄存器之类的硬件或诸如可编程逻辑器件之类的其它硬件。在一个实施例中，短语“被配置成”的使用指的是安排、合在一起、制造、提供销售、进口和/或设计装置、硬件、逻辑或元件以执行指定和/或确定的任务。在该示例中，没有操作的装置或其元件仍然“被配置成”执行指定任务，如果它被设计、耦合、和/或互连以执行所述指定任务的话。作为纯说明性示例，在操作期间，逻辑门可以提供0或1。但“被配置成”向时钟提供启用信号的逻辑门不包括可提供1或0的每一潜在逻辑门。而是，该逻辑门是以在操作期间1或0的输出用于启用时钟的某种方式来耦合的逻辑门。再次注意，术语“被配置成”的使用不要求操作，而是集中于装置、硬件、和/或元件的潜在状态，其中在该潜在状态中，该装置、硬件和/或元件被设计成在该装置、硬件和/或元件正在操作时执行特定任务。此外，在一个实施例中，短语“用于”、“能够/能够用于”和/或“能用于”的使用指的是一些装置、逻辑、硬件、和/或元件按这种方式设计来以指定方式启用对该装置、逻辑、硬件、和/或元件的使用。如上注意的，在一个实施例中，用于、能够、或能用于的使用指的是装置、逻辑、硬件、和/或元件的潜在状态，其中该装置、逻辑、硬件、和/或元件没有正在操作而是被按这种方式设计来以指定方式启用装置的使用。如在本文中所使用的值包括数字、状态、逻辑状态、或二进制逻辑状态的任何已知表示。通常，逻辑电平、逻辑值、或多个逻辑值的使用也被称为1和0，这简单地表示了二进制逻辑状态。例如，1指的是逻辑高电平，0指的是逻辑低电平。在一个实施例中，诸如晶体管或闪存单元之类的存储单元能够保持单个逻辑值或多个逻辑值。不过，也使用了计算机系统中的值的其它表示。例如，十进制数十还可以被表示为二进制值1010和十六进制字母a。因此，值包括能够被保存在计算机系统中的信息的任何表示。而且，状态也可由值或值的部分来表示。作为示例，诸如逻辑1之类的第一值可表示默认或初始状态，而诸如逻辑0之类的第二值可表示非默认状态。此外，在一个实施例中，术语重置和置位分别指的是默认和已更新的值或状态。例如，默认值潜在地包括高逻辑值，即，复位，而更新的值潜在地包括低逻辑值，即，置位。注意，可以使用值的任何组合来表示任意数量的状态。上述方法、硬件、软件、固件或代码的实施例可以经由存储在机器可访问、机器可读、计算机可访问、或计算机可读介质上可由处理元件执行的指令或代码来实现。非瞬态机器可访问/可读介质包括提供(即存储和/或发送)诸如计算机或电子系统之类的机器可读的形式的信息的任何机制。例如，非瞬态机器可访问介质包括：随机存取存储器(ram)，诸如静态ram(sram)或动态ram(dram)；rom；磁或光存储介质；闪存设备；电存储设备；光存储设备；声存储设备；用于保持从瞬态(传播)信号(例如载波、红外信号、数字信号)接收的信息的其它形式的存储设备；等等，这些与可从其接收信息的非瞬态介质相区别。被用于对逻辑进行编程以执行本发明的诸个实施例的指令可被存储在系统中的存储器(诸如，dram、高速缓存、闪存、或其他存储器)内。此外，指令可经由网络或通过其他计算机可读介质来分配。因此，机器可读介质可包括用于以机器(例如，计算机)可读的形式存储或发送信息的任何机制，但不限于：软盘、光盘、紧致盘只读存储器(cd-rom)、磁光盘、只读存储器(rom)、随机存取存储器(ram)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、磁卡或光卡、闪存、或在互联网上经由电、光、声、或其他形式的传播信号(例如，载波、红外信号、数字信号等)发送信息中所使用的有形的机器可读存储器。因此，计算机可读介质包括适于存储或发送机器(例如，计算机)可读形式的电子指令或信息的任何类型的有形机器可读介质。本申请文件中通篇对“一个实施例”或“实施例”的引用意指结合所述实施例描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，在整篇说明书中的不同位置出现短语“在一个实施例中”或“在实施例中”不一定都是指同一个实施例。此外，在一个或多个实施例中，能以任何合适的方式来组合特定的特征、结构或特性。在上述说明书中，已经参考特定示例性实施例给出了详细描述。然而，显然可对这些实施例作出各种修改和改变，而不背离如所附权利要求所述的本发明的更宽泛精神和范围。相应地，应当认为说明书和附图是说明性的而不是限制性的。而且，实施例和其它示例性语言的上述使用不一定指的是同一实施例或同一示例，而可能指的是不同和独特的实施例，也有可能是同一实施例。在对计算机存储器内的数据位的操作的算法和符号表示方面呈现了具体实施方式的一些部分。这些算法描述和表示是由数据处理领域的技术人员用于向本领域的其他技术人员最有效地传达其工作实质的手段。算法在此一般被理解为导致所需结果的自洽的操作序列。这些操作是需要对物理量进行物理操控的操作。通常但非必须，这些量采用能被存储、传输、组合、比较、以及以其他方式操控的电信号或磁信号的形式。主要出于惯用法的原因，时不时地将这些信号称为位、值、要素、符号、字符、项、数字等已证明是方便的。此处所描述的块可以是硬件、软件、固件或其组合。然而，应当记住，所有这些和类似的术语用于与适当的物理量关联，并且仅仅是应用于这些量的方便的标记。除非专门声明，否则从上文的讨论中显而易见地看出，应当理解，贯穿本说明书，利用诸如“定义”、“接收”、“确定”、“发出”、“链接”、“关联”、“获取”、“认证”、“阻止”、“执行”、“请求”、“传递”等等之类的术语的讨论是指计算系统或类似的电子计算设备的动作和/或进程，这些计算系统或类似的电子计算设备操纵数据，并且将被表示为计算系统的寄存器和存储器内的物理(例如，电子)量的数据转换为类似地被表示为计算系统存储器或寄存器或其他此类信息存储、传输和/或显示设备内的物理量的其他数据。在此可使用词语“示例”或“示例性”来意指用作示例、实例或说明。本文中被描述为“示例”或“示例性”的任何方面或设计不一定被解释为优选于或更优于其他方面或设计。相反，词语“示例”或“示例性”的使用旨在以具体的方式来呈现诸概念。如本申请中所使用的，术语“或”意指包括性的“或”而非排他性的“或”。也就是说，除非另有指定或从上下文来看是清楚的，否则“x包括a或b”意指自然的包括性排列中的任何一种。也就是说，如果x包括a；x包括b；或x包括a和b两者，则在任何以上实例中，都满足“x包括a或b”。此外，如本申请中和所附权利要求书所使用的冠词“a”和“an”一般应解释为意指“一个或多个”，除非另有指定或从上下文来看显然指向单数形式。此外，通篇对术语“实施例”或“一个实施例”或“实现”或“一个实现”的使用不旨在意指同一个实施例或实现，除非是这样描述的。此外，如此处所使用的术语“第一”、“第二”、“第三”、“第四”等等旨在用作区别不同的元件的标记，并且可以不一定具有根据它们的数字指定的顺序含义。当前第1页12当前第1页12