1.一种处理器，包括：
多个多线程核；
所述多个多线程核中的一个或多个用于进行多个线程的指令的乱序指令执行，所述多个多线程核中的一个或多个包括：
指令取出逻辑，用于取出所述多个线程中的一个或多个的指令，
指令解码单元，用于解码所述指令，
寄存器重命名逻辑，用于重命名寄存器组内的一个或多个寄存器，
指令高速缓存，用于高速缓存待执行的指令，
数据高速缓存，用于高速缓存数据，
二级(L2)高速缓存单元，用于高速缓存指令和数据，以及
执行单元，用于执行指令的事务性执行区域，所述执行单元具有第一指令，所述第一指令用于测试与所述事务性执行区域相关的状态。
2.如权利要求1所述的处理器，其特征在于，所述执行单元还具有：
第二指令，用于指示指令的事务性执行区域的开始。
3.如权利要求1所述的处理器，其特征在于，所述执行单元还具有：
第三指令，用于指示所述事务性执行区域的结束，并导致存储器事务被原子地提交。
4.如权利要求1所述的处理器，其特征在于，所述执行单元还具有：
第二指令，用于指示指令的事务性执行区域的开始；以及
第三指令，用于指示事务性执行区域的结束，并导致存储器事务被原子地提交。