技术总结
本发明公开了一种解决混合内存读延迟不确定性的方法，涉及混合内存领域，包括提供一包括通信连接的DRAM和SCM的混合内存，所述DRAM按照存储单元保持时间包括主要分布区和尾端分布区，将暴读（Read‑heavy）数据或暴读（Write‑heavy）数据放入将被SCM替换的DRAM尾端分布区，且所述混合内存中预存有地址查找转换表，所述地址查找转换表中包括发生替换存储的所述 DRAM地址和所述SCM地址的映射项。解决内存瓶颈和功耗瓶颈不是一件容易的事情，但是通过各个方面的交叉努力，如工艺配方，存储器新型设计，结构创新，系统支持等，还是存在可能的机会，甚至无需更改DRAM，存储控制器和操作系统。随着DRAM和SCM在页读延迟上的差别减小，在一个固定周期内的PCM访问差别将会消失。
技术研发人员：景蔚亮
受保护的技术使用者：上海新储集成电路有限公司
文档号码：201610526793
技术研发日：2016.07.06
技术公布日：2016.11.30