一种微处理器运行时鉴权保护电路及方法与流程

本发明涉及一种鉴权保护电路，特别是一种微处理器运行时鉴权保护电路及方法，用以防止电路被仿冒、盗版。

背景技术：

在国内知识产权技术侵权维权难且代价高、而侵权仿制成本又相对代价低廉但职能部门打击力度有限的大背景下，造成辛勤投入的原创技术被以低成本破解仿造现象时有发生，为增强技术原创研发的权益保护，亟待开发研制伴随产品功能的辅助防盗版功能的技术。

技术实现要素：

本发明的主要目的之一是提供一种微处理器运行时鉴权保护电路，其可使用在具有兼顾打击盗版目的需求的应用电路中。

为实现上述目的，本发明采取以下设计方案：

一种微处理器运行时鉴权保护电路，其特征在于包括有：

一作为主控的微处理器CPU芯片；

一组通信存储器芯片，至少为四路单端口通信存储器芯片；

一组串联电阻，包括至少四路串联电阻；

所述的单端口通信存储器芯片的电源和IO端口复用引脚通过串联电阻后，连接到主控的微处理器芯片在主应用电路中剩余闲置下来的通用GPIO引脚上。

所述微处理器运行时鉴权保护电路中，所述的微处理器芯片是带有通用IO接口的任何CPU内核芯片，且采取只用一个GPIO引脚连接一路单端口通信存储器芯片的接线方式。

所述微处理器运行时鉴权保护电路中，所述的一组通信存储器芯片采用四路单端口通信存储器芯片，作为主控的微处理器芯片的GPIO端口依次通过串接四个电阻(R1、R2、R3、R4)后，分别顺次连接到四路单端口通信存储器芯片(U1、U2、U3、U4)的第一引脚上，这些单端口通信存储器芯片(U1、U2、U3、U)4的第二引脚悬空不接，这些单端口通信存储器芯片(U1、U2、U3、U4)的第三引脚统一接地。

所述微处理器运行时鉴权保护电路中，所述的单端口通信存储器芯片采用美国Atmel公司的双引脚自供电串行EEPROM存储器(AT21CS11)。

所述微处理器运行时鉴权保护电路中，所述鉴权保护电路芯片的封装结构形式采用和普通表面贴装三极管(SOT23)一样的封装结构形式。

本发明的另一目的是提供一种微处理器运行时鉴权保护方法。

为实现上述目的，本发明采取以下设计方案：

一种微处理器运行时鉴权保护方法，具有上述任一种微处理器运行时鉴权保护电路，通过给主控的微处理器芯片外接一组引脚精简式非易失性存储器，并在微处理器运行中加入鉴权保护软件程序，使不知道原创设计者意图的盗版抄袭电路在某些场合下工作出现异常。

所述微处理器运行时鉴权保护方法中，所述外接的引脚精简式非易失性存储器为单端口通信存储器芯片，各路单端口通信存储器芯片通过一串联电阻与所述的主控的微处理器芯片相连接。

所述微处理器运行时鉴权保护方法中，所述加入的鉴权保护软件程序中采用鉴权交互算法的方式，该鉴权交互算法是依据单总线串行协议时序实现的EEPROM数据存取算法，基于美国Atmel公司的双引脚自供电串行EEPROM存储器(AT21CS11)的单线操作协议，由主控的微处理器通过GPIO口线主导发起通信，通过对单端口存储芯片实施上电或复位时序操作，接着查询响应，进而通过一系列规定延时时长的各项协议判断算法，实现起始条件、停止条件、逻辑0和逻辑1读入、逻辑0和逻辑1输出的脉冲序列组合，最终实现对EEPROM数据存储单元里的数据进行读写；其中，双引脚自供电串行EEPROM存储器(AT21CS11)的供电电源和数据通信共用一根物理导线；且在主控的微处理器主程序内嵌有查询验证算法，具体为：出厂前先由微处理器主程序启动时产生一串序列随机数，该序列随机数通过所述的单总线EEPROM串行存取算法协议，被写入到该串行EEPROM存储芯片中，以记录下该随机数特征码串，将来在正式出厂产品的运行程序中，加入对该额外记录的随机数特征码串进行读取校验的程序，校验正确则说明是正版原创产品，一切运行正常，否则视为盗版，进而在某个执行输出过程中加入偏差或出错处理程序，使整个产品出现使用异常。

在本发明所述微处理器运行时鉴权保护方法中，以所述的单端口通信存储器芯片通过一串联电阻后与所述的主控微处理器芯片相连接的组合形式，在硬件路数上是可以按设计者意图剪裁取舍的，同时配合微处理器程序上对应软件的剪裁取舍，实现加入难于破解的鉴权保护机制。

本发明所述微处理器运行时鉴权保护方法中，通过给微处理器芯片外接引脚精简式非易失性存储器，并相应在处理器程序中加入鉴权交互算法的方式，使不知道原创设计者意图的盗版抄袭电路在某些场合下工作出现异常，从而达到打击盗版的目的。

本发明的优点是：首先由于单端口通信存储器芯片的电源和IO端口引脚是复用的，一方面在芯片封装结构上实现引脚数目精简化，可以“隐蔽成”和普通表贴三极管一样的封装外观；另一方面由于引脚复用，使得读写数据的通讯时序是特别专有的，具有一定操作难度，加上主要的在微处理器程序方面插入了特别的运行时鉴权算法，使不知道设计原创思想的盗版防制品会在某一些情况下才会出现运行错误，实现有效的间接打击盗版的目的。

附图说明

图1为本发明微处理器运行时鉴权保护电路的原理图。

下面结合附图及具体实施例对本发明做进一步详细说明。

具体实施方式

参阅图1所示，本发明微处理器运行时鉴权保护电路的构成主要是针对需鉴权保护的一个微处理器芯片配接一组通信存储器芯片和一组串联电阻，所述的一组可以是一个以上。

参见图1所示的一具体实施例中，作为主控的微处理器CPU芯片的四个GPIO端口依次通过串接电阻R1、R2、R3、R4后，顺次连接到四个单端口通信存储器芯片U1、U2、U3和U4的第一引脚上，单端口通信存储器芯片U1、U2、U3和U4的第二引脚悬空不接，单端口通信存储器芯片U1、U2、U3和U4的第三引脚统一接地。通过这样简单的外加硬件器件连接，再配合下面微处理器程序上插入的专有鉴权算法配合，可以实现对整体电路的防盗版保护目的。

本发明微处理器运行时鉴权保护电路中的主控微处理器芯片可以是带有通用IO接口的任何CPU内核芯片，通信存储器芯片选用单端口通信存储器芯片，且采取只用主控微处理器芯片一个GPIO引脚连接一路单端口通信存储器芯片的接线方式。

所述的单端口通信存储器芯片采用美国Atmel公司的双引脚自供电串行EEPROM存储器AT21CS11，其是美国Atmel公司2015年推出全球最具创新性的双引脚自供电串行EEPROM存储器，每个存储器位置都可以完成超过1,000,000次写入循环，以满足当今应用对高写入耐久度的需求，是实现简单产品识别的理想解决方案。

借助本发明微处理器运行时鉴权保护电路的硬件设置，配合两种软件算法：1、依据单总线串行协议时序实现的EEPROM数据存取算法；2、微处理器主程序内嵌的查询验证算法；从而实现原创程序运行时鉴权处理。

其中第一种算法是基于专有器件AT21CS11的单线(供电电源和数据通信共用一根物理导线)操作协议，由主控微处理器通过GPIO口线主导发起通信，通过对单端口存储芯片实施上电或复位时序操作，接着查询响应，进而通过一系列规定延时时长的各项协议判断算法，实现起始条件、停止条件、逻辑0和逻辑1读入、逻辑0和逻辑1输出等脉冲序列组合，最终实现对EEPROM数据存储单元里的数据进行读写。

其中第二种算法是在微处理器主运行程序中加入的程序：出厂前先由微处理器主程序启动时产生一串序列随机数，通过第一种算法写入到单端口通信存储芯片中，并由编程人员额外记录下该随机数特征码串，将来在正式出厂产品的运行程序中，加入对该额外记录的随机数特征码串进行读取校验的程序，校验正确则说明是正版原创产品，一切运行正常，否则视为盗版，进而在某个执行输出过程中加入偏差或出错处理程序，使整个产品出现使用异常，从而实现打击仿冒、盗版行为的目的。每一台产品微处理器程序的随机数特征码串都各不相同。

上述各实施例可在不脱离本发明的范围下加以若干变化，故以上的说明所包含及附图中所示的结构应视为例示性，而非用以限制本发明申请专利的保护范围。