本实用新型涉及电力仪表领域，尤其是涉及一种节省通信管脚的单口半双工读卡器隔离电路。
背景技术：
读卡器在预付费式电表等仪表上有着广泛的应用，用户借助读卡器可以完成充值、缴费等功能。
一般读卡器和电表的CPU之间有两个或以上的通信接口，用于双向收发信息。随着设计的复杂化，电表所包含的附件越来越多，所需要的通信端口也越来越多，如果仍然让读卡器这一个设备占用多个端口，势必会影响其他附件与电表CPU之间的连接。而如果选择具有更多通信端口的CPU或MCU，则会使制造成本和设计成本都显著增加。
中华人民共和国国家知识产权局于2005年11月02日公开了名称为“一种智能卡接口电路”的专利文献（公开号：CN2738310），其包括读卡器与微处理器，所述读卡器通过智能卡接口电路与微处理器相连，所述的智能卡接口电路包含有电源输出控制电路：根据智能卡的插入状态，在微处理器的作用下，控制读卡器处于激活或休眠状态； 双重钳位电路：分别连接在读卡器与微处理器的数据连线和时钟连线上，实现对电路的过压保护； 过流保护电路：连接在读卡器与微处理器的数据连线上，实现对读卡器I/O口的过流保护； 此外，所述读卡器的智能卡检测端和复位端分别与微处理器相连，实现对智能卡插入状态的检测以及读卡器芯片的复位功能。此方案中，读卡器和微处理器之间仍然通过多个端口连接。
技术实现要素：
本实用新型主要是解决现有技术所存在的读卡器和处理器之间需要有多个通信端口的技术问题，提供一种双方各只需要一个端口就可以实现信息双向发送的单口半双工读卡器隔离电路。
本实用新型针对上述技术问题主要是通过下述技术方案得以解决的：一种单口半双工读卡器隔离电路，包括读卡器侧模块和CPU侧模块，读卡器侧模块包括第一开关管、光耦OP14、二极管D4、电阻R189、电阻R315、电阻R24和电阻R190；所述电阻R315的第一端连接读卡器芯片输入输出管脚，第二端连接二极管D4的正极；电阻R189的第一端连接电源V33，第二端连接二极管D4的正极；二极管D4的负极连接电阻R190的第一端，电阻R190的第二端连接电源V33；第一开关管的输入端连接二极管D4的负极，第一开关管的输出端连接光耦OP14的输入端正极，光耦OP14的输入端负极和输出端负极都接地；电阻R24的第一端连接二极管D4的正极，第二端连接第一开关管的控制端；第一开关管的输入端和光耦OP14的输出端正极连接CPU侧模块。
作为优选，所述CPU侧模块包括第二开关管、光耦OP13、二极管D8、电阻R97、电阻R39、电阻R10和电阻R3；所述电阻R39的第一端连接CPU芯片的输入输出管脚，第二端连接二极管D8的正极；电阻R97的第一端连接电源VCK，第二端连接二极管D8的正极；二极管D8的负极连接电阻R3的第一端，电阻R3的第二端连接电源VCK；第二开关管的输入端连接二极管D8的负极，第二开关管的输出端连接光耦OP13的输入端正极，光耦OP13的输入端负极和输出端负极都接地；电阻R10的第一端连接二极管D8的正极，第二端连接第二开关管的控制端；第二开关管的输入端还连接光耦OP14的输出端正极；光耦OP14的输出端正极连接第一开关管的输入端。
作为优选，所述第一开关管为三极管Q3，第二开关管为三极管Q6；三极管Q3的发射极连接二极管D4的负极，三极管Q3的集电极连接光耦OP14的输入端正极，三极管Q3的基极连接电阻R24的第二端；三极管Q6的发射极连接二极管D8的负极，三极管Q6的集电极连接光耦OP13的输入端正极，三极管Q6的基极连接电阻R10的第二端。
作为优选，所述光耦OP13和光耦OP14都为LTV-816S芯片，二极管D4和二极管D8都为BAT54C。
二极管要求具有低正向压降的特性。
当读卡器发送低电平时，三极管Q3导通，进而光电耦合器OP14导通，OP14后端进入饱和态输出低电平，D8正极为低电平，CPU接收到低电平；
当读卡器发送高电平时，三极管Q3不导通，光电耦合器OP14也不导通，OP14后端进入截止态输出高阻态，D8正极在R97的上拉下表现为高电平，CPU接收到高电平；上述过程实现数据从读卡器到CPU的发送。
同理：当CPU发送低电平时，三极管Q6导通，进而光电耦合器OP13导通，OP13后端进入饱和态输出低电平，D4正极为低电平，读卡器接收到低电平；
当CPU发送高电平时，三极管Q6不导通，光电耦合器OP13也不导通，OP13后端进入截止态输出高阻态，D4正极在R189的上拉下表现为高电平，读卡器接收到高电平；上述过程实现读卡器接收CPU数据。
本实用新型带来的有益效果是，只需要单个端口就可以实现数据的双向传递，节省了CPU的通信端口，结构简单，降低了成本，增加了仪表的扩展性。
附图说明
图1是本实用新型的一种电路图。
具体实施方式
下面通过实施例，并结合附图，对本实用新型的技术方案作进一步具体的说明。
实施例：本实施例的一种单口半双工读卡器隔离电路，如图1所示，包括读卡器侧模块和CPU侧模块。读卡器侧模块包括第一开关管、光耦OP14、二极管D4、电阻R189、电阻R315、电阻R24和电阻R190；所述电阻R315的第一端连接读卡器芯片输入输出管脚，第二端连接二极管D4的正极；电阻R189的第一端连接电源V33，第二端连接二极管D4的正极；二极管D4的负极连接电阻R190的第一端，电阻R190的第二端连接电源V33；第一开关管的输入端连接二极管D4的负极，第一开关管的输出端连接光耦OP14的输入端正极，光耦OP14的输入端负极和输出端负极都接地；电阻R24的第一端连接二极管D4的正极，第二端连接第一开关管的控制端；第一开关管的输入端和光耦OP14的输出端正极连接CPU侧模块。
CPU侧模块包括第二开关管、光耦OP13、二极管D8、电阻R97、电阻R39、电阻R10和电阻R3；所述电阻R39的第一端连接CPU芯片的输入输出管脚，第二端连接二极管D8的正极；电阻R97的第一端连接电源VCK，第二端连接二极管D8的正极；二极管D8的负极连接电阻R3的第一端，电阻R3的第二端连接电源VCK；第二开关管的输入端连接二极管D8的负极，第二开关管的输出端连接光耦OP13的输入端正极，光耦OP13的输入端负极和输出端负极都接地；电阻R10的第一端连接二极管D8的正极，第二端连接第二开关管的控制端；第二开关管的输入端还连接光耦OP14的输出端正极；光耦OP14的输出端正极连接第一开关管的输入端。电源V33和电源VCK分别依照读卡器和单片机的规范而设定，要求为对侧在输出高电平的情况下本端口能在上拉电阻的作用下表现为高电平。
第一开关管为三极管Q3，第二开关管为三极管Q6；三极管Q3的发射极连接二极管D4的负极，三极管Q3的集电极连接光耦OP14的输入端正极，三极管Q3的基极连接电阻R24的第二端；三极管Q6的发射极连接二极管D8的负极，三极管Q6的集电极连接光耦OP13的输入端正极，三极管Q6的基极连接电阻R10的第二端。
光耦OP13和光耦OP14都为LTV-816S芯片，二极管D4和二极管D8都为BAT54C。
二极管要求具有低正向压降的特性。
此电路在强弱电隔离的情况下通过两个三极管及两个二极管进行转换实现CPU收发共用1个管脚。CARD-IO为CPU管脚，CARD-I/O为卡芯片管脚。
OP14与OP13为光电耦合器，实现两侧的电气隔离，保证人身安全。
当CARD-IO发送低电平时，三极管Q3导通，进而光电耦合器OP14导通，OP14后端进入饱和态输出低电平，D8正极为低电平，CARD-I/O接收到低电平；
当CARD-IO发送高电平时，三极管Q3不导通，光电耦合器OP14也不导通，OP14后端进入截止态输出高阻态，D8正极在R97的上拉下表现为高电平，CARD-I/O接收到高电平；上述过程实现数据从读卡器到CPU的发送。
同理：当CARD-I/O发送低电平时，三极管Q6导通，进而光电耦合器OP13导通，OP13后端进入饱和态输出低电平，D4正极为低电平，CARD-IO接收到低电平；
当CARD-I/O发送高电平时，三极管Q6不导通，光电耦合器OP13也不导通，OP13后端进入截止态输出高阻态，D4正极在R189的上拉下表现为高电平，CARD-IO接收到高电平；上述过程实现读卡器接收CPU数据。
本文中所描述的具体实施例仅仅是对本发明创造精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的原理或者超越所附权利要求书所定义的范围。
尽管本文较多地使用了光耦、二极管、三极管等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本实用新型的本质；把它们解释成任何一种附加的限制都是与本发明创造精神相违背的。