1.一种多波形运行的局部动态可重构系统，包括：波形组件加载控制处理器、现场可编程门阵列FPGA，其特征在于：在FPGA中，设有通过FPGA内部总线互联的总线桥接模块和总线译码模块，总线译码模块生成FPGA内部总线挂载接口，FPGA内部总线挂载接口挂接动态时钟配置模块、局部重构配置模块、其它自定义模块和N个波形组件容器；波形组件加载控制处理器通过外部扩展总线连接FPGA对外总线接口，通过总线桥接模块、总线译码模块将波形组件数据传输到FPGA内部总线挂载接口，将需要加载的波形组件容器数据写入挂接在FPGA内部总线挂载接口上的局部重构配置模块，对挂接在FPGA内部总线挂载接口上的波形组件容器进行动态加载、耦合操作和复位操作，构成多波形运行的通信数据交互通路；总线译码模块通过挂载接口连接产生不同工作时钟的时钟管理单元CMT和包含有波形组件的各个波形组件容器的网表文件，运用Xilinx公司提供的综合软件将所有网表文件进行综合生成码流文件，并将码流文件转换为二进制数据而获得用于动态加载的波形组件数据。
2.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：波形组件加载控制处理器通过外部扩展总线将波形组件数据传输到FPGA中的局部重构配置模块，实现通信波形加载。
3.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：波形组件加载控制处理器将多种波形组件预先存储在外部存储器中，通过分时复用的方式使得单个模块能够加载并运行各种预定的波形，实现局部重构。
4.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：所述的外部扩展总线至少包含片选信号、读使能信号、写使能信号、数据线和地址线，其中，片选信号用于选择总线设备，是总线设备的使能信号，读使能信号用于表示总线读操作，写使能信号用于表示总线写操作，数据线用于传输总线数据，地址线用于表示总线访问的地址。
5.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：总线译码模块将总线的地址线所能表达的地址空间划分为N个地址空间，对总线的地址线进行译码，生成N个一一对应地址空间的总线接口，将N个总线接口作为供局部重构配置模块、动态时钟配置模块模块连接的FPGA内部总线挂载接口。
6.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：总线桥接模块通过对外部总线接口的总线信号线进行逻辑处理，通过调整位宽、数据大小端转换逻辑操作实现外部总线接口与FPGA内部总线之间，以及FPGA内部不同位宽或不同类型的总线之间的转换，使得运行于FPGA内的通信多波形运行结构无需改动局部重构配置模块、动态时钟配置模块的接口，与不同的波形组件加载控制处理器进行连接。
7.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：波形组件加载控制处理器利用Xilinx公司提供的专有的频率设置算法获得配置数据，通过时钟管理单元CMT的动态重配置端口DRP，按照FPGA芯片所要求的时序对时钟管理单元CMT进行动态配置，产生各个波形运行所需要的不同时钟。
8.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：波形组件加载控制处理器通过基于FPGA的时钟管理单元CMT专有的频率设置算法获得配置数据，进而对时钟管理单元CMT进行动态配置，产生各个波形运行所需要的不同时钟。
9.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：波形组件加载控制处理器访问动态加载配置模块，对波形组件容器区域进行解耦合，使得波形组件容器与静态部分断开连接；然后通过访问动态加载配置模块，将需要加载的波形组件数据写入FPGA，完成写入后通过访问动态时钟配置模块进行配置，得到波形所需的工作时钟；最后通过访问动态加载配置模块，将波形组件容器区域进行耦合，使得波形组件容器与静态部分连接，并对波形组件进行复位。
10.如权利要求1所述的多波形运行的局部动态可重构系统，其特征在于：动态时钟配置模块采用FPGA内的时钟管理单元CMT产生时钟，通过时钟管理单元CMT的动态重配置端口DRP，按照Xilinx公司提供的FPGA芯片时序对时钟频率进行动态配置。