1.一种存储器编译器，其特征在于，所述存储器编译器生成的存储器的设计数据包括存储器宏单元和微控制器；
所述微控制器用于控制所述存储器进行读出、写入、自我测试和自我优化操作。
2.如权利要求1所述的存储器编译器，其特征在于，所述存储器宏单元包括存储器板，所述存储器板包括：
存储阵列，用于存储数据；
存储器外设，与所述存储阵列连接，用于对所述存储阵列进行读出、写入操作。
3.如权利要求2所述的存储器编译器，其特征在于，所述存储器编译器生成的存储器至少包括：
控制总线，用于传输控制信号；
数据总线，用于传输数据；
地址总线，用于传输地址；
程序录入总线，用于录入程序；
外部拓展总线，用于实现所述存储器的拓展功能。
4.如权利要求3所述的存储器编译器，其特征在于，所述控制总线包括：
写入使能总线，用于传输写使能信号；
读出使能总线，用于传输读使能信号。
5.如权利要求4所述的存储器编译器，其特征在于，所述存储器编译器生成的存储器的设计数据还包括晶振和第一存储空间和/或第二存储空间。
6.如权利要求5所述的存储器编译器，其特征在于，所述第一存储空间为非易失性存储器。
7.如权利要求5所述的存储器编译器，其特征在于，利用所述微控制器对所述存储器进行写入操作时所采用的模块包括所述存储器宏单元、所述微控制器、所述晶振和所述第一存储空间；
利用所述微控制器对所述存储器进行写入操作时所采用的总线包括所述写使能总线、所述地址总线和所述数据总线。
8.如权利要求7所述的存储器编译器，其特征在于，利用所述微控制器对所述存储器进行所述写入操作的步骤包括：
所述写使能总线传输的写使能信号使所述晶振产生时钟信号；
所述微控制器接收到所述时钟信号后，读取所述第一存储空间中待写入数据的地址，并通过行、列译码器确定该待写入数据在存储阵列中待存放的位置；
所述微控制器控制所述存储器外设将所述待写入数据写入所述待存放的位置。
9.如权利要求5所述的存储器编译器，其特征在于，利用所述微控制器对所述存储器进行读出操作时所采用的模块包括所述存储器宏单元、所述微控制器和所述晶振；
利用所述微控制器对所述存储器进行读出操作时所采用的总线包括所述读使能总线、所述地址总线和所述数据总线。
10.如权利要求9所述的存储器编译器，其特征在于，利用所述微控制器对所述存储器进行所述读出操作的步骤包括：
所述读使能总线传输的读使能信号使所述晶振产生时钟信号；
所述微控制器接收到所述时钟信号后，读取待读出数据的地址信息，并通过行、列译码器确定所述待读出数据在所述存储阵列中待存放的位置；
所述微控制器控制所述存储器外设读出所述待读出数据。
11.如权利要求5所述的存储器编译器，其特征在于，利用所述微控制器对所述存储器进行自我测试和自我优化操作时所采用的模块包括所述存储器宏单元、所述微控制器、所述晶振和第二存储空间；利用所述微控制器对所述存储器进行自我测试和自我优化操作时所采用的总线包括所述程序录入总线。