数据处理系统及其操作方法与流程

相关申请的交叉引用

本申请要求均于2016年5月25日提交的申请号为10-2016-0064085和10-2016-0064168的韩国专利申请的优先权，其全部内容通过引用并入本文。

本发明的示例性实施例总体涉及半导体设计技术，并且更特别地，涉及一种数据处理系统以及数据处理系统的操作方法。

背景技术：

计算机环境范例已经转变成可随时随地使用的普适计算系统。由于该事实，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有存储器装置的存储器系统用于存储数据。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。

因为使用存储器装置的存储器系统不具有移动部件，所以它们提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这些优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态驱动器(ssd)。

技术实现要素：

本发明的实施例涉及一种数据处理系统，其能够基于操作处理器定义写入数据的物理存储位置。数据处理系统能够并行地处理多个任务。

根据本发明的实施例，数据处理系统可包括：主机，其适于通过包括在其中的多个处理器并行地处理多个任务，检测多个任务中生成写入数据的写入任务，并且生成表示处理器中的哪一个处理器处理各个写入任务的写入进程数据(writeprocessdata)；以及存储器系统，其适于根据交叉方案将通过处理器中的相同处理器处理的写入数据存储到其多个存储器装置中。存储器系统基于写入进程数据确定写入数据是否被相同处理器处理。

各个写入进程数据可被包括在通过主机生成的写入命令中。

多个存储器装置可被划分为分别联接至n个通道(channel)的n个存储器装置组。存储器系统可根据交叉方案将通过相同处理器处理的写入数据存储到n个存储器装置组中的不同存储器装置组的存储器装置中。

主机可将写入进程数据存储在用于其内部数据的主存储器的部分中。

多个存储器装置可被划分为分别联接至n个通道的n个存储器装置组。存储器系统可根据交叉方案将通过相同处理器处理的写入数据存储到n个存储器装置组中的不同存储器装置组的存储器装置中。

根据本发明的另一个实施例，一种数据处理系统的操作方法，该数据处理系统包括含有多个处理器的主机以及含有多个存储器装置的存储器系统，该方法可包括：由主机通过处理器并行地处理多个任务；通过主机检测多个任务中生成写入数据的写入任务；通过主机生成表示处理器中的哪一个处理器处理各个写入任务的写入进程数据；以及通过存储器系统根据交叉方案将通过处理器中的相同处理器处理的写入数据存储到其多个存储器装置中。

写入数据的存储可包括基于写入进程数据确定写入数据是否被相同处理器处理。

各个写入进程数据可被包括在通过主机生成的写入命令中。

多个存储器装置可被划分为分别联接至n个通道的n个存储器装置组。可根据交叉方案对n个存储器装置组中的不同存储器装置组的存储器装置执行存储通过处理器中的相同处理器处理的写入数据。

该方法可进一步包括：通过主机将写入进程数据存储在用于主机的内部数据的主存储器的部分中。

多个存储器装置可被划分为分别联接至n个通道的n个存储器装置组。可根据交叉方案对n个存储器装置组中的不同存储器装置组的存储器装置执行存储通过处理器中的相同处理器处理的写入数据。

根据本发明的又一个实施例，数据处理系统可包括：主机，其适于通过包括在其中的多个处理器并行地处理多个任务，检测多个任务中生成写入数据的写入任务，并且生成表示处理器中的哪一个处理器处理各个写入任务的写入进程数据；以及存储器系统，其适于以一对写入数据和相应的写入进程数据为单位将写入数据和写入进程数据随机地存储在其的多个存储器装置中，并且然后在后台操作期间根据交叉方案将通过处理器中的相同处理器处理的写入数据重新存储到存储器装置中。存储器系统可基于写入进程数据确定写入数据是否通过相同处理器处理。

各个写入进程数据可被包括在通过主机生成的写入命令中。

多个存储器装置可被划分为分别联接至n个通道的n个存储器装置组。存储器系统可根据交叉方案将通过相同处理器处理的写入数据存储到n个存储器装置组中的不同存储器装置组的存储器装置中。

主机可将写入进程数据存储在用于其内部数据的主存储器的部分中。

主机可在将写入数据存储在主存储器的部分中的同时，将写入数据提供到存储器系统。存储器系统可通过从主存储器的部分读取写入进程数据来将写入数据和写入进程数据随机地存储在存储器装置中，并且然后可在后台操作期间根据交叉方案将通过处理器中的相同处理器处理的写入数据重新存储到存储器装置中。

多个存储器装置可被划分为分别联接至n个通道的n个存储器装置组。存储器系统可根据交叉方案将通过相同处理器处理的写入数据存储到n个存储器装置组中的不同存储器装置组的存储器装置中。

后台操作可以是垃圾收集操作、磨损均衡操作或数据碎片整理操作中的一种。

根据本发明的再一个实施例，一种数据处理系统的操作方法，该数据处理系统包括含有多个处理器的主机以及含有多个存储器装置的存储器系统，该方法可包括：由主机通过处理器并行地处理多个任务；通过主机检测多个任务中生成写入数据的写入任务；通过主机生成表示处理器中的哪一个处理器处理各个写入任务的写入进程数据；通过存储器系统以一对写入数据和相应的写入进程数据为单位将写入数据和写入进程数据随机地存储在存储器装置中；以及通过存储器系统在后台操作期间根据交叉方案将通过处理器中的相同处理器处理的写入数据重新存储到存储器装置中。写入数据的重新存储可包括基于写入进程数据确定写入数据是否被相同处理器处理。

各个写入进程数据可被包括在通过主机生成的写入命令中。

多个存储器装置可被划分为分别联接至n个通道的n个存储器装置组。可根据交叉方案对n个存储器装置组中的不同存储器装置组的存储器装置执行重新存储通过处理器中的相同处理器处理的写入数据。

该方法可进一步包括通过主机将写入进程数据存储在用于主机的内部数据的主存储器的部分中。

该方法可进一步包括在通过主机将写入数据存储在主存储器的部分中的同时，通过主机将写入数据提供到存储器系统。将写入数据和写入进程数据随机地存储在存储器装置中可包括通过存储器系统从主存储器的部分读取写入进程数据。

多个存储器装置可被划分为分别联接至n个通道的n个存储器装置组。可根据交叉方案对n个存储器装置组中的不同存储器装置组的存储器装置执行重新存储通过相同处理器处理的写入数据。

后台操作可以是垃圾收集操作、磨损均衡操作或数据碎片整理操作中的一种。

附图说明

将参照附图描述本发明的各种实施例，其中：

图1是示出根据本发明的实施例的包括联接到主机的存储器系统的数据处理系统的简图；

图2是示出在图1的数据处理系统中采用的存储器装置的简图；

图3是示出图1的存储器装置的存储块的简图；

图4是示出图1的存储器装置的三维结构的简图；

图5示出根据本发明的实施例的图1的主机的操作的示例；

图6示出根据本发明的实施例的图1的存储器系统的操作；

图7示出根据本发明的实施例的图1的主机和存储器系统之间的操作；

图8示出根据本发明的实施例的图1的主机和存储器系统之间的操作；

图9示出根据本发明的实施例的图1的存储器系统的操作；

图10示出根据本发明的实施例的图1的主机和存储器系统之间的操作；

图11示出根据本发明的实施例的图1的主机和存储器系统之间的操作；

图12是示出根据本发明的实施例的包括存储器系统的存储卡系统的简图；

图13是示出根据本发明的实施例的包括存储器系统的数据处理系统的简图；

图14是示出根据本发明的实施例的包括存储器系统的固态驱动器的简图；

图15是示出根据本发明的实施例的包括存储器系统的嵌入式多媒体驱动器的简图；

图16是示出根据本发明的实施例的包括存储器系统的通用闪存驱动器的简图；以及

图17是示出根据本发明的实施例的包括存储器系统的用户系统的简图。

具体实施方式

虽然以下参照附图更详细地描述各种实施例，但是应当注意的是，本发明可以不同形式体现并且不应被理解为限于本文阐述的实施例。相反，提供所描述的实施例使得本公开将是彻底且完全的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的参考数字在整个本发明的各个附图和实施例中表示相同的部件。

将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。使用这些术语来将一个元件与另一元件区分。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。

附图不一定按比例绘制，且在一些情况下，为了清楚地示出实施例的特征，可能已经放大了比例。

将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，其可以是两个元件之间仅有的元件或也可存在一个或多个中间元件。

本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。

除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中定义的那些术语的术语应被理解为具有与它们在相关领域的上下文中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。

在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实践。在其它情况下，为了不使本发明不必要地模糊，未详细地描述公知的进程结构和/或进程。

也应注意的是，在一些实例中，如对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。

在下文中，将参照附图详细地描述本发明的各种实施例。

现在参照图1，根据本发明的实施例，提供数据处理系统100。

数据处理系统100可包括可操作地联接至主机102的存储器系统110。

例如，主机102可包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视(tv)和投影仪的非便携式电子装置。

存储器系统110可响应于从主机102接收的请求操作。例如，存储器系统110可响应于从主机102接收的编程请求(也称为写入请求)存储主机102提供的数据。响应于从主机102接收的读取请求，主机102可访问存储的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据待与主机102电联接的主机接口的协议，存储器系统110可利用各种存储装置中的任意一种来实施。存储器系统110可利用诸如以下的各种存储装置中的任意一种来实施：固态驱动器(ssd)，多媒体卡(mmc)、嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型-mmc，安全数字(sd)卡、迷你-sd和微型-sd，通用串行总线(usb)存储装置，通用闪速存储(ufs)装置，标准闪存(cf)卡，智能媒体(sm)卡，记忆棒等。

用于存储器系统110的存储装置可利用诸如动态随机存取存储器(dram)和静态随机存取存储器(sram)的易失性存储器装置或诸如只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电随机存取存储器(fram)、相变ram(pram)、磁阻ram(mram)以及电阻ram(rram)的非易失性存储器装置来实施。

存储器系统110可包括可操作地联接至控制器130的存储器装置150。存储器装置150可存储将由主机102访问的数据。控制器130可控制数据在存储器装置150中的存储。

控制器130和存储器装置150可被集成至单个半导体装置中。例如，控制器130和存储器装置150可被集成至被配置为固态驱动器(ssd)的单个半导体装置中。当存储器系统110被集成为ssd时，可显著增大与存储器系统110电联接的主机102的操作速度。

控制器130和存储器装置150可被集成至被配置为诸如个人计算机存储卡国际协会(pcmcia)卡、标准闪存(cf)卡、智能媒体(sm)卡(smc)、记忆棒、多媒体卡(mmc)、rs-mmc和微型-mmc、安全数字(sd)卡、迷你-sd、微型-sd和sdhc以及通用闪速存储(ufs)装置的存储卡的单个半导体装置中。

对于另一个实例，存储器系统110可被配置为以下的任意一种的存储器系统：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑匣子、数码相机、数字多媒体广播(dmb)播放器、三维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、rfid装置或配置计算系统的各种组成元件之一。

存储器系统110的存储器装置150可当装置的电源中断时保留存储的数据。特别地，存储器装置150可在写入操作期间存储从主机102提供的数据并且在读取操作期间将存储的数据提供至主机102。存储器装置150可包括多个存储块152、154和156。存储块152、154和156中的每个可包括多个页面。页面中的每个可包括电联接至字线的多个存储器单元。存储器装置150可以是诸如闪速存储器的非易失性存储器装置。存储器装置150可具有三维(3d)堆叠结构。存储器装置可以是nand闪速存储器。

存储器系统110的控制器130可响应于来自主机102的请求控制存储器装置150。控制器130可将从存储器装置150读取的数据提供至主机102。控制器130还可将从主机120提供的数据存储在存储器装置150中。为此，控制器130可控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的基本操作。控制器还可控制存储器装置150的后台操作。

根据图1的实施例，控制器130可包括主机接口单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、nand闪速控制器(nfc)142和存储器144。

主机接口单元132可处理从主机102提供的命令、地址和数据，并且可将读取数据提供至主机102。主机接口单元132可通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)以及集成驱动电路(ide)。

ecc单元138可检测和校正在读取操作期间从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ecc单元138可不校正错误位，并且可输出指示校正错误位失败的错误校正失败信号。

ecc单元138可基于诸如低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem，bch)码、turbo码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、格形编码调制(tcm)、分组编码调制(bcm)等的公知的编码调制方案中的任意一种执行错误校正操作。ecc单元138可包括用于执行错误校正操作的所有电路、系统或装置。

pmu140可提供和管理用于控制器130的电力，即，用于控制器130中包括的组成元件的电力。

nfc142是控制器130和存储器装置150之间的存储器接口的示例，以用于允许控制器130响应于来自主机102的请求而控制存储器装置150。当存储器装置150是闪速存储器时，nfc142可在处理器134的控制下生成用于存储器装置150的控制信号并且处理数据。特别地，当存储器装置150是nand闪速存储器时，nfc142可在处理器134的控制下生成用于存储器装置150的控制信号并且处理数据。根据采用的存储器装置的类型，可采用任何合适的存储器接口。

存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供至主机102并且将从主机102提供的数据存储在存储器装置150中。当控制器130控制存储器装置150的操作时，存储器144可存储控制器130和存储器装置150用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。

存储器144可利用易失性存储器来实施。存储器144可利用静态随机存取存储器(sram)或动态随机存取存储器(dram)来实施。如上所述，存储器144可存储主机102和存储器装置150用于读取操作和写入操作的数据。为了存储数据，存储器144可包括程序存储器、数据存储器、写入缓冲器、读取缓冲器和映射缓冲器等。

处理器134可分别响应于来自主机102的写入请求、读取请求或擦除请求来控制存储器系统110的一个或多个操作，包括写入操作、读取操作和擦除操作。处理器134可驱动也被称作闪存转换层(ftl)的固件以控制存储器系统110的操作。处理器134可利用微处理器或中央处理单元(cpu)来实施。

管理单元(未示出)可被包括在处理器134中，并且可执行存储器装置150的坏块管理。管理单元可发现存储器装置150中包括的在进一步使用时处于令人不满意状况的坏存储块，并且对坏存储块执行坏块管理。当存储器装置150是诸如nand闪速存储器的闪速存储器时，由于nand逻辑功能的特性，在写入操作(或编程操作)期间，可能发生编程失败。在坏块管理期间，编程失败的存储块或坏存储块的数据可被编程至新存储块。并且，由于编程失败产生的坏块使具有3d堆叠结构的存储器装置150的利用效率和存储器系统110的可靠性严重恶化，因此通常采用可靠的坏块管理。

图2示出根据本发明的实施例的图1的存储器装置150的配置。

参照图2，存储器装置150可包括多个存储块。例如，存储器装置150可包括第0块210至第(n-1)块240。多个存储块210-240中的每个可包括多个页面。例如，多个存储块210-240中的每个可包括2^m个页面(2^m页面)，本发明将不限于此。多个页面中的每个可包括多个存储器单元，其中字线电联接至多个存储器单元。

并且，根据每个存储器单元中可存储或表达的位的数量，存储器装置150可包括如单层单元(slc)存储块和多层单元(mlc)存储块的多个存储块。slc存储块可包括利用存储器单元实施的多个页面，其中每个存储器单元能够存储1位数据。mlc存储块可包括利用存储器单元实施的多个页面，其中每个存储器单元能够存储多位数据，例如两位数据或更多位数据。包括利用每个能够存储3位数据的存储器单元实施的多个页面的mlc存储块可被称作三层单元(tlc)存储块。

多个存储块210-240中的每个可在写入操作期间存储由主机102提供的数据，并且可在读取操作期间将存储的数据提供至主机102。

图3是示出图1的多个存储块152-156中的一个的图。

参照图3，存储器装置150的存储块152可包括被实现为存储器单元阵列并且分别联接至位线bl0至blm-1的多个单元串340。每一列的单元串340的每个可包括至少一个漏极选择晶体管dst和至少一个源极选择晶体管sst。在每个单元串340中，多个存储器单元或存储器单元晶体管mc0至mcn-1可串联地联接在源极选择晶体管sst和漏极选择晶体管dst之间。各个存储器单元mc0至mcn-1可由多层单元(mlc)构造，每个多层单元存储多个位的信息。每个单元串340可电联接在共源线csl与多个位线bl0至blm-1中的各自位线之间。每个单元串340的源极选择晶体管sst的栅极联接至公共源极选择线ssl。每个单元串340的漏极选择晶体管dst的栅极联接至公共漏极选择线dsl。每个单元串340的存储器单元mc0至mcn-1的栅极分别联接至不同的字线wl0至wln-1。其栅极联接至相同字线的存储器单元形成页面。

虽然图3示出通过nand闪速存储器单元构造的存储块152，但是应当注意的是，根据实施例的存储器装置150的存储块152不限于nand闪速存储器，并且可通过nor闪速存储器、组合至少两种存储器单元的混合闪速存储器或控制器内置于存储器芯片中的1-nand闪速存储器来实现。半导体装置的操作特性不仅可应用于其中电荷存储层通过导电浮栅构造的闪速存储器装置而且可应用于其中电荷存储层通过介电层构造的电荷撷取闪存(ctf)。

存储器装置150的电压供应块310可提供待根据操作模式被供应至各自字线的字线电压(例如编程电压、读取电压和通过电压)以及待被供应至形成有存储器单元的体材料(bulk)(例如，阱区)的电压。电压供应块310的电压生成操作可通过控制电路(未示出)的控制来执行。电压供应块310可生成多个可变读取电压以生成多个读取数据，响应于控制电路的控制来选择存储器单元阵列的存储块(或扇区)中的一个，选择被选择的存储块的字线中的一个，并且将字线电压提供至选择的字线和未选择的字线。

存储器装置150的读取/写入电路320通过控制电路来控制，并且可根据操作模式作为感测放大器或写入驱动器操作。例如，在验证/正常读取操作的情况下，读取/写入电路320可作为用于从存储器单元阵列读取数据的感测放大器操作。并且，在编程操作的情况下，读取/写入电路320可作为根据待在存储器单元阵列中存储的数据驱动位线的写入驱动器操作。在编程操作的情况下，读取/写入电路320可从缓冲器(未示出)接收待被写入存储器单元阵列中的数据，并且可根据输入的数据驱动位线。为此，读取/写入电路320可包括分别与列(或位线)或列对(或位线对)相对应的多个页面缓冲器(pb)322、324和326，并且页面缓冲器322、324和326中的每个中可包括多个锁存器(未示出)。

图4示出根据本发明的实施例的图1的存储器装置150的3d结构。

存储器装置150可被实现为二维存储器装置或三维存储器装置。特别地，如图4所示，在存储器装置150被实现为三维(或竖直)非易失性存储器装置的情况下，存储器装置150可包括多个存储块blk0至blkn-1。

例如，各个存储块blk0至blkn-1可通过包括在第一方向至第三方向(例如，x轴方向、y轴方向和z轴方向)上延伸的结构各自被实现为三维结构。

参照图3和图4，包括在存储器装置150中的各个存储块blk0至blkn-1可包括多个单元串340(例如，如图3所示的nand串ns)，每个单元串在第二方向上延伸。如图4所示的第二方向可以是竖直方向。多个竖直单元串340可沿第一方向和第三方向被间隔开，形成3d结构。每个单元串340可如图3所示来配置。因此，每个单元串可联接至各自位线bl和共源线csl。

即，在存储器装置150的多个存储块中，各个存储块blk可联接至多个位线bl、多个漏极选择线、多个源极选择线ssl、多个字线wl、多个虚拟字线dwl和多个共源线csl，并且因此，可包括多个nand串ns。并且，在各个存储块blk中，多个nand串ns可联接至一个位线bl，并且可在一个nand串ns中实现多个晶体管。每个nand串ns的漏极选择晶体管dst可联接至相应的位线bl，并且每个nand串ns的源极选择晶体管sst可联接至共源线csl。存储器单元mc可被设置在每个nand串ns的漏极选择晶体管dst和源极选择晶体管sst之间。即，在存储器装置150的多个存储块中，可在每个存储块blk中实现多个存储器单元。

图5示出图1的主机102的操作的示例。

参照图5，主机102包括多个处理器，例如第一处理器process1至第四处理器process4。

处理器process1至process4可同时并行地处理多个任务。任务可以是例如读取请求或写入请求。

图5例示第一处理器process1正在处理第一任务task1{write}，同时第二处理器process2正在处理第二任务task2{read}，并且第四处理器process4正在处理第三任务task3{etc}。如图5所示，可并行地处理第一任务task1{write}、第二任务task2{read}和第三任务task3{etc}。

并且，图5例示第一处理器process1正在处理第四任务task4{write}，同时第二处理器process2正在处理第五任务task5{write}，第三处理器process3正在处理第六任务task6{etc}，并且第四处理器process4正在处理第七任务task7{write}。可并行地处理第四任务task4{write}、第五任务task5{write}、第六任务task6{etc}和第七任务task7{write}。

根据任务task1{write}、task2{read}、task3{etc}、task4{write}、task5{write}、task6{etc}和task7{write}中的写入任务task1{write}、task4{write}、task5{write}和task7{write}，写入数据wr_data1、wr_data4、wr_data5和wr_data7可分别被生成并且被传输至存储器系统110，使得写入数据wr_data1、wr_data4、wr_data5和wr_data7被存储在存储器系统110中。

主机102生成写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4，用于识别各个写入数据以及处理写入任务task1{write}、task4{write}、task5{write}和task7{write}中的相应一个的相应处理器。

具体地，主机102生成表示第一任务task1{write}被第一处理器process1处理的第一写入进程数据wr_data1-by-process1、表示第四任务task4{write}被第一处理器process1处理的第二写入进程数据wr_data4-by-process1、表示第五任务task5{write}被第二处理器process2处理的第三写入进程数据wr_data5-by-process2以及表示第七任务task7{write}被第四处理器process4处理的第四写入进程数据wr_data7-by-process4。

任务task1{write}、task2{read}、task3{etc}、task4{write}、task5{write}、task6{etc}和task7{write}中除写入任务task1{write}、task4{write}、task5{write}和task7{write}以外的剩余任务task2{read}、task3{etc}和task6{etc}与存储器系统110的写入操作无关，因此不需要生成写入数据。

在本发明的该实施例中，主机102包括四个处理器process1、process2、process3和process4，但是这仅是示例，并且对于本领域技术人员显而易见的是，只要存在至少两个或更多个处理器，主机102可包括多于四个处理器或少于四个处理器。

图6示出根据本发明的实施例的图1的存储器系统110的操作。

参照图1、图5和图6，存储器系统110可包括多个存储器装置组，例如第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>。在本文中，存储器装置组1501<1:4>和1502<1:4>的每一个包括多个存储器装置。例如，第一存储器装置组包括第一存储器装置至第四存储器装置1501<1:4>，并且第二存储器装置组包括第一存储器装置至第四存储器装置1502<1:4>。

第一存储器装置组1501<1:4>可通过第一通道ch1联接至控制器130。

第二存储器装置组1502<1:4>可通过第二通道ch2联接至控制器130。

存储器系统110可根据交叉方案将数据存储在第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>中。

当存储器系统110将写入数据wr_data1、wr_data4、wr_data5和wr_data7存储在存储器装置组1501<1:4>和1502<1:4>中时，存储器系统110基于写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4通过交叉方案定义写入数据wr_data1、wr_data4、wr_data5和wr_data7的物理存储位置。

具体地，当检测与第一写入数据wr_data1相对应的第一写入进程数据wr_data1-by-process1时，控制器130可识别第一写入数据wr_data1被第一处理器process1处理。并且，当检测与第四写入数据wr_data4相对应的第四写入进程数据wr_data4-by-process1时，控制器130可识别第四写入数据wr_data4被第一处理器process1处理。并且，当检测与第五写入数据wr_data5相对应的第五写入进程数据wr_data5-by-process2时，存储器系统110的控制器130可识别第五写入数据wr_data5被第二处理器process2处理。并且，当检测与第七写入数据wr_data7相对应的第七写入进程数据wr_data7-by-process4时，存储器系统110的控制器130可识别第七写入数据wr_data7被第四处理器process4处理。

存储器系统110基于写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4通过交叉方案将通过相同处理器处理的写入数据存储到存储器装置组1501<1:4>和1502<1:4>的不同存储器装置中。为此，存储器系统110通过交叉方案来定义写入数据wr_data1、wr_data4、wr_data5和wr_data7的物理存储位置(参照图6的“1301”)。

例如，第一写入进程数据wr_data1-by-process1和第四写入进程数据wr_data4-by-process1指示第一写入数据wr_data1和第四写入数据wr_data4都被第一处理器process1处理。因此，第一写入数据wr_data1和第四写入数据wr_data4通过不同的通道被存储到单独的存储器装置中。换言之，当第一写入数据wr_data1被存储在第一存储器装置组1501<1:4>中时，第四写入数据wr_data4被存储在第二存储器装置组1502<1:4>中。相反地，当第一写入数据wr_data1被存储在第二存储器装置组1502<1:4>中时，第四写入数据wr_data4被存储在第一存储器装置组1501<1:4>中。

并且，存储器系统110可不利用交叉方案而将由不同处理器处理的数据存储到相同存储器装置或不同存储器装置中(参照图6的“1302”)。

例如，第五写入进程数据wr_data5-by-process2和第七写入进程数据wr_data7-by-process4指示第五写入数据wr_data5被第二处理器process2处理以及第七写入数据wr_data7被第四处理器process4处理。因此，存储器系统110可以不利用交叉方案而将第五写入数据wr_data5和第七写入数据wr_data7存储到第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>中的相同存储器装置或不同存储器装置中。

图7示出图1的主机102和存储器系统110之间的操作。

参照图5至图7，主机102生成写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7，用于在处理多个任务task1{write}、task2{read}、task3{etc}、task4{write}、task5{write}、task6{etc}和task7{write}中的写入任务task1{write}、task4{write}、task5{write}和task7{write}的过程中控制存储器系统110的写入操作。

在本文中，在主机102中生成的写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7包括写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4。

例如，在写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7中，当第一处理器process1处理第一任务task1{write}时生成的第一写入命令wr_cmd1包括第一写入进程数据wr_data1-by-process1，其表示第一写入数据wr_data1被第一处理器process1生成。并且，当第一处理器process1处理第四任务task4{write}时生成的第四写入命令wr_cmd4包括第四写入进程数据wr_data4-by-process1，其表示第四写入数据wr_data4被第一处理器process1生成。并且，当第二处理器process2处理第五任务task5{write}时生成的第五写入命令wr_cmd5包括第五写入进程数据wr_data5-by-process2，其表示第五写入数据wr_data5被第二处理器process2生成。并且，当第四处理器process4处理第七任务task7{write}时生成的第七写入命令wr_cmd7包括第七写入进程数据wr_data7-by-process4，其表示第七写入数据wr_data7被第四处理器process4生成。

在主机102的内部生成的写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7与写入数据wr_data1、wr_data4、wr_data5和wr_data7一起被传输至存储器系统110。

当存储器系统110从主机102接收写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7以及写入数据wr_data1、wr_data4、wr_data5和wr_data7时，存储器系统110检测包括在写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7中的写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4，并且根据交叉方案将与写入任务task1{write}、task4{write}、task5{write}和task7{write}中通过相同处理器处理的任务相对应的写入数据存储到第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>中的至少两个或更多个不同的存储器装置中。

例如，当存储器系统110检测包括在第一写入命令wr_cmd1中的第一写入进程数据wr_data1-by-process1时，其可识别第一写入数据wr_data1被第一处理器process1处理。并且，当存储器系统110检测包括在第四写入命令wr_cmd4中的第四写入进程数据wr_data4-by-process1时，其可识别第四写入数据wr_data4被第一处理器process1处理。并且，当存储器系统110检测包括在第五写入命令wr_cmd5中的第五写入进程数据wr_data5-by-process2时，其可识别第五写入数据wr_data5被第二处理器process2处理。并且，当存储器系统110检测包括在第七写入命令wr_cmd7中的第七写入进程数据wr_data7-by-process4时，其可识别第七写入数据wr_data7被第四处理器process4处理。

因此，存储器系统110基于写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4通过交叉方案将通过相同处理器处理的写入数据存储到存储器装置组1501<1:4>和1502<1:4>的不同存储器装置中。为此，存储器系统110通过交叉方案定义写入数据wr_data1、wr_data4、wr_data5和wr_data7的物理存储位置。

例如，通过第一处理器process1处理的第一写入数据wr_data1和第四写入数据wr_data4根据交叉方案通过不同的通道被存储到单独的存储器装置中。换言之，当第一写入数据wr_data1被存储在第一存储器装置组1501<1:4>中时，第四写入数据wr_data4被存储在第二存储器装置组1502<1:4>中。相反地，当第一写入数据wr_data1被存储在第二存储器装置组1502<1:4>中时，第四写入数据wr_data4被存储在第一存储器装置组1501<1:4>中。

另一方面，通过第二处理器process2处理的第五写入数据wr_data5和通过第四处理器process4处理的第七写入数据wr_data7可不利用交叉方案而被存储到第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>的任何一个或多个存储器装置中。

图8示出图1的主机102和存储器系统110之间的操作。

参照图5、图6和图8，主机102包括被划分为第一区域1052和第二区域1051的主存储器105。第一区域1052可存储写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4，并且可被存储器系统110访问。第二区域1051可存储在主机102的内部使用的内部数据(未示出)以处理多个任务task1{write}、task2{read}、task3{etc}、task4{write}、task5{write}、task6{etc}和task7{write}。

不同于图7的实施例，主机102可存储写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4，并且在不提供写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4的情况下，向存储器系统110提供写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7以及写入数据wr_data1、wr_data4、wr_data5和wr_data7。在接收写入数据wr_data1、wr_data4、wr_data5和wr_data7时，控制器130可基于提供的写入数据wr_data1、wr_data4、wr_data5和wr_data7通过访问主机102中的主存储器105的第一区域1052并且读取写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4来识别写入数据wr_data1、wr_data4、wr_data5和wr_data7被第一处理器process1、第二处理器process2和第四处理器process4处理。

存储器系统110的后续步骤与参照图7描述的相同。

图9示出图1的存储器系统110的操作。

参照图1、图5和图9，存储器系统110以一对写入数据和相应的写入进程数据为单位将写入数据wr_data1、wr_data4、wr_data5和wr_data7以及写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4存储在存储器装置组1501<1:4>和1502<1:4>中。

具体地，第一写入数据wr_data1和第一写入进程数据wr_data1-by-process1、第四写入数据wr_data4和第四写入进程数据wr_data4-by-process1、第五写入数据wr_data5和第五写入进程数据wr_data5-by-process2以及第七写入数据wr_data7和第七写入进程数据wr_data7-by-process4的各个对可被存储在第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>中分别选择的存储器装置中。

参照图9，第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>的每个存储器装置可被划分为主区域和备用区域。提供的写入数据wr_data1、wr_data4、wr_data5和wr_data7被存储在主区域中，而写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4作为元数据被存储在备用区域中。

如参照图6所述的，当存储器系统110将写入数据wr_data1、wr_data4、wr_data5和wr_data7存储在存储器装置组1501<1:4>和1502<1:4>中时，存储器系统110基于写入进程数据wr_data1-by-process1和wr_data4-by-process1通过交叉方案定义写入数据wr_data1和wr_data4的物理存储位置。存储器系统110基于写入进程数据wr_data1-by-process1和wr_data4-by-process1通过交叉方案将通过相同处理器process1处理的写入数据wr_data1和wr_data4存储到存储器装置组1501<1:4>和1502<1:4>的不同存储器装置中。为此，存储器系统110通过交叉方案定义写入数据wr_data1和wr_data4的物理存储位置。并且，存储器系统110可不利用交叉方案而基于写入进程数据wr_data5-by-process2和wr_data7-by-process4将通过不同处理器process2和process4处理的写入数据wr_data5和wr_data7存储到相同存储器装置或不同存储器装置中。

例如，在存储器系统110的写入操作中，第一写入数据wr_data1和第一写入进程数据wr_data1-by-process1可被一起存储在第一存储器装置组1501<1:4>的第一存储器装置1501<1>中。并且，第四写入数据wr_data4和第四写入进程数据wr_data4-by-process1可被一起存储在第二存储器装置组1502<1:4>的第二存储器装置1502<2>中。并且，第五写入数据wr_data5和第五写入进程数据wr_data5-by-process2可被一起存储在第一存储器装置组1501<1:4>的第三存储器装置1501<3>中。并且，第七写入数据wr_data7和第七写入进程数据wr_data7-by-process4可被一起存储在第一存储器装置组1501<1:4>的第四存储器装置1501<4>中。这样，可根据交叉方案存储第一写入数据wr_data1和第四写入数据wr_data4以及相应的第一写入进程数据wr_data1-by-process1和第四写入进程数据wr_data4-by-process1，同时可不利用交叉方案而随机地存储第五写入数据wr_data5和第七写入数据wr_data7以及相应的第五写入进程数据wr_data5-by-process2和第七写入进程数据wr_data7-by-process4。

为此，当接收写入数据wr_data1、wr_data4、wr_data5和wr_data7以及写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4时，存储器系统110可以对为单位将写入数据wr_data1、wr_data4、wr_data5和wr_data7以及写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4临时地存储在存储器装置组1501<1:4>和1502<1:4>的随机选择的存储器装置中。此后，在后台操作期间，存储器系统110可根据如上所述的交叉方案调整写入数据和相应的写入进程数据的各个对的存储位置，并且根据存储位置的调整移动写入数据和写入进程数据的各个对。

例如，后台操作可以是垃圾收集操作、磨损均衡操作或磁盘碎片整理操作。

图10示出图1的主机102和存储器系统110之间的操作。

图10的操作与图7的操作相同，除了当图10的存储器系统110从主机102接收写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7以及写入数据wr_data1、wr_data4、wr_data5和wr_data7时，存储器系统110将写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4从写入命令wr_cmd1、wr_cmd4、wr_cmd5和wr_cmd7分离，并且将分离的写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4作为元数据与写入数据wr_data1、wr_data4、wr_data5和wr_data7一起存储在存储器装置组1501<1:4>和1502<1:4>中。随后，存储器系统110在后台操作期间读取与存储在存储器装置组1501<1:4>和1502<1:4>中的写入数据wr_data1、wr_data4、wr_data5和wr_data7相对应的元数据或写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4以识别与写入任务task1{write}、task4{write}、task5{write}和task7{write}中由相同处理器处理的任务相对应的写入数据。然后，存储器装置110根据交叉方案将检测的写入数据存储在第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>中的至少两个或更多个不同的存储器装置中。

图11示出图1的主机102和存储器系统110之间的操作。

类似于图8的数据处理系统100，图11的主机102包括被划分为第一区域1052和第二区域1051的主存储器105。

图11的操作与图8的操作相同，除了控制器130可基于从主机102提供到存储器系统110的写入数据wr_data1、wr_data4、wr_data5和wr_data7通过读取存储在主机102的第一区域1052中的写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4来将写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4以及写入数据wr_data1、wr_data4、wr_data5和wr_data7存储在第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>中。随后，存储器系统110在后台操作期间读取与存储在存储器装置组1501<1:4>和1502<1:4>中的写入数据wr_data1、wr_data4、wr_data5和wr_data7相对应的元数据或写入进程数据wr_data1-by-process1、wr_data4-by-process1、wr_data5-by-process2和wr_data7-by-process4以识别与写入任务task1{write}、task4{write}、task5{write}和task7{write}中由相同处理器处理的任务相对应的写入数据。然后，存储器装置110根据交叉方案将写入数据重新存储在第一存储器装置组1501<1:4>和第二存储器装置组1502<1:4>中的至少两个或更多个不同的存储器装置中。

图12示出根据本发明的实施例的包括存储器系统的存储卡系统。

参照图12，存储卡系统6100包括存储器控制器6120、存储器装置6130和连接器6110。

详细地，存储器控制器6120可与存储器装置6130连接并且可访问存储器装置6130。在一些实施例中，存储器装置6130可利用非易失性存储器(nvm)来实现。例如，存储器控制器6120可控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可提供存储器装置6130和主机(未示出)之间的接口，并且可驱动用于控制存储器装置6130的固件。也就是说，存储器控制器6120可对应于以上参照图1描述的存储器系统110中的控制器130，并且存储器装置6130可对应于以上参照图2描述的存储器系统110中的存储器装置150。

因此，存储器控制器6120可包括诸如图1所示的随机存取存储器(ram)、处理单元、主机接口、存储器接口和错误校正单元的部件。

存储器控制器6120可通过连接器6110与外部装置(例如，以上参照图1描述的主机102)通信。例如，如以上参照图1所述的，存储器控制器6120可被配置为通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电路(ide)、火线、通用闪速存储(ufs)、无线保真(wi-fi)以及蓝牙。因此，根据实施例的存储器系统和数据处理系统可被应用于有线/无线电子设备，特别地，移动电子设备。

存储器装置6130可利用非易失性存储器来实施。例如，存储器装置6130可利用诸如以下的各种非易失性存储器装置来实施：电可擦除可编程rom(eprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻ram(reram)、铁电ram(fram)以及自旋力矩转移磁性ram(stt-mram)。

存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过被集成至单个半导体装置中来构造固态驱动器(ssd)。并且，存储器控制器6120和存储器装置6130可构造诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存卡(cf)、智能媒体卡(sm和smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)以及通用闪速存储器(ufs)。

图13是示出根据本发明的实施例的包括存储器系统的数据处理系统的图。

参照图13，数据处理系统6200包括：存储器装置6230，其可利用至少一个非易失性存储器(nvm)来实施；以及存储器控制器6220，其控制存储器装置6230。如以上参照图1所述的，数据处理系统6200可以是诸如存储卡(例如，cf、sd和微型sd)的存储介质。存储器装置6230可对应于以上参照图1描述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于以上参照图1描述的存储器系统110中的控制器130。

存储器控制器6220可响应于来自主机6210的请求来控制存储器装置6230的读取操作、写入操作和擦除操作。存储器控制器6220可包括中央处理单元(cpu)6221、作为缓冲存储器的随机存取存储器(ram)6222、错误校正码(ecc)电路6223、主机接口6224和作为存储器接口的nvm接口6225。

cpu6221可控制存储器装置6230的一般操作，诸如读取、写入、文件系统管理、坏页面管理等。ram6222可根据cpu6221的控制来操作，并且可用作工作存储器、缓冲存储器、高速缓冲存储器等。在ram6222用作工作存储器的情况下，cpu6221处理的数据被临时地存储在ram6222中。在ram6222用作缓冲存储器的情况下，ram6222用于缓冲待从主机6210传输至存储器装置6230或从存储器装置6230传输至主机6210的数据。在ram6222用作高速缓冲存储器的情况下，ram6222可用于使具有低速的存储器装置6230能够以高速操作。

ecc电路6223对应于以上参照图1描述的控制器130的ecc单元138。如以上参照图1所描述的，ecc电路6223可生成用于校正从存储器装置6230接收的数据中的失败位或错误位的错误校正码(ecc)。并且，ecc电路6223可对待提供给存储器装置6230的数据执行错误校正编码，并且可生成添加有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ecc电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可通过使用奇偶校验位来校正错误。例如，如以上参照图1所述的，ecc电路6223可通过使用诸如低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bch)码、turbo码、里德-所罗门(rs)码、卷积码、递归系统码(rsc)、格形编码调制(tcm)、分组编码调制(bcm)的各种编码调制来校正错误。

存储器控制器6220通过主机接口6224将数据传输至主机6210以及从主机6210接收数据，并且通过nvm接口6225将数据传输至存储器装置6230以及从存储器装置6230接收数据。主机接口6224可通过诸如以下的各种接口协议中的至少一种与主机6210连接：并行高级技术附件(pata)总线、串行高级技术附件(sata)总线、小型计算机系统接口(scsi)、通用串行总线(usb)、高速外围组件互连(pcie)或nand接口。进一步地，由于诸如无线保真(wi-fi)或长期演进(lte)的无线通信功能或移动通信协议被实现，因此存储器控制器6220可通过与诸如主机6210的外部装置或除主机6210之外的另一外部装置连接来传输和接收数据。具体地，由于存储器控制器6220被配置为通过各种通信协议中的至少一种与外部装置通信，因此根据实施例的存储器系统和数据处理系统可被应用于有线/无线电子设备，特别地，移动电子设备。

图14是示出根据本发明的实施例的应用存储器系统的固态驱动器(ssd)的图。

参照图14，ssd6300可包括可包括多个非易失性存储器的存储器装置6340以及控制器6320。控制器6320可对应于以上参照图1描述的存储器系统110中的控制器130，并且存储器装置6340可对应于以上参照图1描述的存储器系统110中的存储器装置150。

详细地，控制器6320可通过多个通道ch1至chi与存储器装置6340连接。控制器6320可包括处理器6321、缓冲存储器6325、错误校正码(ecc)电路6322、主机接口6324和作为存储器接口的非易失性存储器(nvm)接口6326。

缓冲存储器6325临时地存储从主机6310接收的数据或从包括在存储器装置6340中的多个非易失性存储器nvm接收的数据，或临时地存储多个非易失性存储器nvm的元数据。例如，元数据包括包含映射表的映射数据。缓冲存储器6325可利用诸如但不限于动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、双倍数据速率(ddr)sdram、低功率双倍数据速率(lpddr)sdram和图形随机存取存储器(gram)的易失性存储器或诸如但不限于铁电随机存取存储器(fram)、电阻随机存取存储器(reram)、自旋力矩转移磁性随机存取存储器(stt-mram)和相变随机存取存储器(pram)的非易失性存储器来实施。虽然为了方便说明而在图10中示出缓冲存储器6325被设置在控制器6320内部，但是应当注意的是，缓冲存储器6325可被设置在控制器6320外部。

ecc电路6322在编程操作中计算待编程在存储器装置6340中的数据的错误校正码值，在读取操作中基于错误校正码值对从存储器装置6340读取的数据执行错误校正操作，并且在用于失败数据的恢复操作中对从存储器装置6340恢复的数据执行错误校正操作。

主机接口6324提供关于诸如主机6310的外部装置的接口功能。非易失性存储器接口6326提供关于通过多个通道ch1、ch2、ch3......chi连接的存储器装置6340的接口功能。

由于使用以上参照图1描述的存储器系统被应用于其每一个的多个ssd6300，因此可实施诸如独立磁盘冗余阵列(raid)系统的数据处理系统。在raid系统中，可包括多个ssd6300以及用于控制多个ssd6300的raid控制器。在通过从主机6310接收写入命令来执行编程操作的情况下，raid控制器可在多个raid级别(即，多个ssd6300)中响应于从主机6310接收的写入命令的raid级别信息来选择至少一个存储器系统(即，至少一个ssd6300)，并且可将与写入命令相对应的数据输出至选择的ssd6300。并且，在通过从主机6310接收读取命令来执行读取操作的情况下，raid控制器可在多个raid级别(即，多个ssd6300)中响应于从主机6310接收的读取命令的raid级别信息来选择至少一个存储器系统(即，至少一个ssd6300)，并且可将从选择的ssd6300输出的数据提供到主机6310。

图15是示出根据本发明的实施例的包括存储器系统的嵌入式多媒体卡(emmc)的图。

参照图15，emmc6400包括利用至少一个nand闪速存储器实施的存储器装置6440以及控制器6430。控制器6430可对应于以上参照图1描述的存储器系统110中的控制器130，并且存储器装置6440可对应于以上参照图1描述的存储器系统110中的存储器装置150。

详细地，控制器6430可通过多个通道与存储器装置6440连接。控制器6430可包括核心(core)6432、主机接口6431和诸如nand接口的存储器接口6433。

核心6432可控制emmc6400的一般操作。主机接口6431可提供控制器6430和主机6410之间的接口功能。nand接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可以是诸如以上参照图1描述的mmc接口的并行接口，并且可以是诸如超高速等级1(uhs-ⅰ)/uhs等级2(uhs-ⅱ)和通用闪速存储(ufs)接口的串行接口。

图16示出应用根据本发明的实施例的存储器系统的通用闪速存储器(ufs)。

参照图16，ufs系统6500可包括ufs主机6510、多个ufs装置6520和6530、嵌入式ufs装置6540和可移除式ufs卡6550。ufs主机6510可以是有线/无线电子设备的应用处理器，特别地，移动电子设备的应用处理器。

ufs主机6510、ufs装置6520和6530、嵌入式ufs装置6540和可移除式ufs卡6550可通过ufs协议分别与诸如有线/无线电子设备(特别地，移动电子设备)的外部装置通信。ufs装置6520和6530、嵌入式ufs装置6540和可移除式ufs卡6550可利用以上参照图1描述的存储器系统110来实施，特别地，被实施为以上参照图8描述的存储卡系统6100。嵌入式ufs装置6540和可移除式ufs卡6550可通过除ufs协议之外的另一协议进行通信。例如，嵌入式ufs装置6540和可移除式ufs卡6550可通过诸如但不限于usb闪存驱动器(ufd)、多媒体卡(mmc)、安全数字(sd)、迷你sd和微型sd的各种卡协议来进行通信。

图17示出应用根据实施例的存储器系统的用户系统6600。

参照图17，用户系统6600可包括应用处理器6630、存储器模块6620、网络模块6640、存储模块6650和用户接口6610。

详细地，应用处理器6630可驱动包括在用户系统6600中的部件以及操作系统(os)。例如，应用处理器6630可包括用于控制包括在用户系统6600中的部件、接口、图形引擎等的控制器。应用处理器6630可通过片上系统(soc)来提供。

存储器模块6620可作为用户系统6600的主存储器、工作存储器、缓冲存储器或高速缓冲存储器来操作。存储器模块6620可包括诸如动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、双倍数据速率(ddr)sdram、ddr2sdram、ddr3sdram、lpddrsdram、lpddr2sdram和lpddr3sdram的易失性随机存取存储器或诸如相变随机存取存储器(pram)、电阻随机存取存储器(reram)、磁性随机存取存储器(mram)和铁电随机存取存储器(fram)的非易失性随机存取存储器。例如，应用处理器6630和存储器模块6620可通过基于堆叠封装(pop)封装来安装。

网络模块6640可与外部装置通信。例如，网络模块6640不仅可支持有线通信而且可支持各种无线通信，诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)等，并且因此可与有线/无线电子设备，特别地，移动电子设备通信。根据该事实，根据实施例的存储器系统和数据处理系统可被应用于有线/无线电子设备。网络模块6640可被包括在应用处理器6630中。

存储模块6650可存储诸如从应用处理器6630接收的数据的数据，并将存储在其中的数据传输至应用处理器6630。存储模块6650可通过诸如相变ram(pram)、磁性ram(mram)、电阻ram(reram)，nand闪速存储器、nor闪速存储器和三维nand闪速存储器的非易失性半导体存储器装置来实现。并且，存储模块6650可被设置为诸如用户系统6600的存储卡的可移除存储介质以及外部驱动器。也就是说，存储模块6650可对应于以上参照图1描述的存储器系统110，并且可被实现为以上参照图14至图16描述的ssd、emmc和ufs。

用户接口6610可包括用于将数据或命令输入至应用处理器6630或用于将数据输出至外部装置的接口。例如，用户接口6610可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、发光二极管(led)、扬声器和马达的用户输出接口。

在以上参照图1描述的存储器系统110被应用于根据实施例的用户系统6600的移动电子设备的情况下，如上所述，应用处理器6630控制移动电子设备的一般操作，并且作为通信模块的网络模块6640控制与外部装置的有线/无线通信。作为移动电子设备的显示/触摸模块的用户接口6610显示应用处理器6630处理的数据或者支持来自触摸面板的数据的输入。

根据本发明的实施例，能够基于操作处理器将写入数据的物理存储位置移动到在交叉方法中可访问的位置并且将其中的写入数据存储在能够通过包括多个处理器并行地处理多个任务的数据处理系统中。

并且，根据本发明的实施例，即使在写入数据被存储在多个存储器装置中之后，仍然能够再次基于操作处理器将写入数据的物理存储位置调整到在交叉方法中可访问的位置并且将其中的写入数据存储在能够通过包括多个处理器并行地处理多个任务的数据处理系统中。以该方式，可最大化交叉操作的效率。

虽然已经参照具体的实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求中限定的本发明的精神和范围的情况下，可进行各种变型和修改。