具有即时加密器的计算系统及其操作方法与流程

本文公开的发明构思的实施例涉及一种具有即时加密器的计算系统及其操作方法。

背景技术：

动态随机存取存储器(dram)是一种将数据的每一个比特存储在集成电路内的单独电容器中的存储器。dram通常用作系统的主存储器，因此影响系统的整体性能。为了保护dram避免其数据被探测，已经开发了各种方法。例如，中央处理单元(cpu)和dram可以用硅制造，并且通过一个管芯上的硅通孔(tsv)彼此附接。然而，这种方法是相当昂贵的。在另一种方法中，可以对存储在dram中的重要数据的全部或一部分进行加密。然而，如果加密逻辑被布置在cpu和dram之间，则系统的速度整体降低。

技术实现要素：

本发明构思的实施例提供了一种防止系统性能下降并且昂贵地对dram进行加密的计算系统及其操作方法。

根据示例性实施例的一个方面，一种计算系统的操作方法，该方法包括：在即时加密器处，从中央处理单元接收用于访问伪安全存储器的地址和数据；在所述即时加密器处，将所述地址转换为用于访问主存储器的存储器地址；在即时加密器处，基于加密算法对所述数据进行加密；以及在存储器控制器处，将所加密的数据存储在与所述存储器地址相对应的主存储器中。

根据示例性实施例的一个方面，一种集成电路的操作方法，该方法包括：在连接到第一层总线的中央处理单元处，通过连接到第一层总线的多层总线向即时加密器下发读取事务；在所述即时加密器处，通过所述多层总线或第二多层总线向连接到所述第一层总线的存储器控制器下发相应的读取事务；在即时加密器处，通过所述多层总线从存储器控制器接收与读取事务相对应的数据；在即时加密器处，对所接收的数据进行解密；以及在所述即时加密器处，通过所述多层总线和所述第一层总线将所解密的数据传送到所述中央处理单元。

根据示例性实施例的一个方面，一种集成电路的操作方法，该方法包括：在连接到第一层总线的中央处理单元处，通过连接到第一层总线的第二层总线将安全数据传送到即时加密器；在即时加密器处，对安全数据进行加密；在所述即时加密器处，通过所述第二层总线或另一第二层总线将所加密的数据传送到连接到所述第一层总线的第一存储器控制器；将所加密的数据存储在连接到所述第一存储器控制器的第一存储器的加密数据区域中；在中央处理单元处，将非安全数据传送到连接到第一层总线的第二存储器控制器；以及将非安全数据存储在连接到第二存储器控制器的第二存储器的非加密数据区域中，其中第一存储器控制器与第二存储器控制器相同或不同。

根据示例性实施例的一个方面，一种集成电路，包括：第一层总线；第二层控制总线，该第二层控制总线连接到第一层总线；第三层控制总线，该第三层控制总线连接到第二层控制总线；第二层数据总线，该第二层数据总线连接到第一层总线；第三层数据总线，该第三层数据总线连接到第二层数据总线；中央处理单元，该中央处理单元连接到第一层总线；至少一个存储器控制器，该至少一个存储器控制器连接到第一层总线；以及即时加密器，该即时加密器通过第二层控制总线和第三层控制总线接收写入事务或读取事务，并执行伪安全存储器的功能，其中，该即时加密器被配置为：在所述伪安全存储器的写入操作期间，响应于所述写入事务对从所述中央处理单元传送的数据进行加密，并且通过所述第二层数据总线和所述第三层数据总线将所加密的数据传送到所述至少一个存储器控制器；或在伪安全存储器的读取操作期间，响应于读取事务，接收从至少一个存储器控制器传送的加密数据，并对所接收的加密数据进行解密。

根据示例性实施例的一个方面，一种计算系统的操作方法包括：在中央处理单元(cpu)处，向即时加密器发送对数据的写入请求，在即时加密器处，通过总线接收从cpu输出的数据，在即时加密器处，响应于写入请求，对所述数据进行加密，通过总线将所加密的数据发送到相应存储器控制器，以及将所加密的数据存储在连接到所述相应存储器控制器的存储器中。

根据示例性实施例的一个方面，一种计算系统的操作方法包括：在cpu处，通过总线将安全数据发送到即时加密器，在即时加密器处，对安全数据进行加密，通过总线将所加密的数据发送到第一存储器控制器，将所加密的数据存储在连接到第一存储器控制器的第一存储器的加密数据区域中，通过总线将正常数据从cpu发送到第二存储器控制器，以及将正常数据存储在连接到第二存储器控制器的第二存储器的未加密数据区域中。

根据示例性实施例的一个方面，一种计算系统包括：集成电路；以及多个存储器，其连接到集成电路。集成电路包括：cpu，其连接到总线；即时加密器，其连接到总线以用作伪安全存储器；以及多个存储器控制器，其连接到总线并分别与所述多个存储器相对应。在伪安全存储器的写入操作期间，即时加密器通过使用加密算法对数据进行加密，并且通过总线将所加密的数据发送到相应的存储器控制器。在伪安全存储器的读取操作期间，即时加密器通过使用加密算法来对从所述多个存储器中的一个存储器读取的数据进行解密，并且通过总线将所解密的数据发送到cpu。

根据示例性实施例的一个方面，一种计算系统包括：cpu；即时加密器，其被配置为用作伪安全存储器并且对未加密的数据进行加密或对加密的数据进行解密；以及至少一个主存储器。cpu通过使用第一地址访问即时加密器，即时加密器接收第一地址，并且通过使用通过对第一地址进行转换而获得的第二地址来访问所述至少一个主存储器。

根据示例性实施例的一个方面，一种片上系统包括：系统总线；cpu，其连接到系统总线；内部只读存储器，其连接到系统总线；即时加密器，其连接到系统总线；以及至少一个存储器控制器，其连接到系统总线。即时加密器通过系统总线从cpu接收未加密的数据，通过使用加密算法对未加密的数据进行加密，并通过系统总线将所加密的数据发送到所述至少一个存储器控制器。即时加密器通过系统总线从所述至少一个存储器控制器接收加密的数据，通过使用加密算法对加密的数据进行解密，并通过系统总线将所解密的数据发送到cpu。

附图说明

从以下结合附图的描述中，本发明构思的上述和其他特征将变得显而易见，在附图中：

图1示出了根据本发明构思的示例性实施例的计算系统；

图2示出了根据本发明构思的示例性实施例的计算系统的地址空间；

图3示出了根据本发明构思的示例性实施例的计算系统写入安全数据的过程；

图4示出了根据本发明构思的示例性实施例的计算系统读取安全数据的过程；

图5示出了根据本发明构思的示例性实施例的即时加密器转换地址的过程；

图6示出了根据本发明构思的示例性实施例的用于即时加密器的地址转换的基地址；

图7示出了根据本发明构思的示例性实施例的即时加密器转换地址的过程；

图8示出了根据本发明构思的示例性实施例的计算系统；

图9示出了根据本发明构思的示例性实施例的计算系统；

图10示出了根据本发明构思的示例性实施例的图9的计算系统的系统地址空间；

图11示出了根据本发明构思的示例性实施例的图9的计算系统写入加密数据的过程；

图12示出了根据本发明构思的示例性实施例的图9的计算系统从加密数据区域读取加密数据的过程；

图13示出了根据本发明构思的示例性实施例的应用于图9的计算系统的基地址；

图14示出了根据本发明构思的示例性实施例的图9的计算系统中的即时动态随机存取存储器(dram)加密硬件的地址转换；

图15示出了根据本发明构思的示例性实施例的计算系统的数据路径；

图16示出了根据本发明构思的示例性实施例的添加了加扰功能的计算系统的数据路径；

图17示出了根据本发明构思的示例性实施例的计算系统中的正常数据/安全数据的写入路径；

图18示出了根据本发明构思的示例性实施例的计算系统中的正常数据/安全数据的读取路径；

图19示出了根据本发明构思的示例性实施例的计算系统的地址分配方法；

图20示出了根据本发明构思的示例性实施例的计算系统的安全操作系统驱动方法；

图21示出了根据本发明构思的示例性实施例的计算系统封装；

图22示出了根据本发明构思的示例性实施例的存储设备；

图23从主设备访问从设备的角度示出了根据本发明构思的示例性实施例的计算系统；

图24示出了根据本发明构思的示例性实施例的计算系统；

图25示出了根据本发明构思的另一实施例的计算系统70；

图26示出了图25中所示的即时加密器72的示例性实施例；

图27示出了根据本发明构思的示例性实施例的加密/解密过程；

图28示出了图25中所示的即时加密器72的另一实施例；

图29示出了根据本发明构思的示例性实施例的片上系统800；以及

图30示出了根据本发明构思的示例性实施例的包括多层总线结构的集成电路900的计算系统90。

具体实施方式

图1示出了根据本发明构思的示例性实施例的计算系统。参考图1，计算系统10可以包括集成电路(ic)100和与其连接的多个存储器(mem1、mem2、mem3和mem4)210、220、230和240。为了便于描述，在图1中示出了四个存储器210至240。然而，存储器的数量可以不限于此。

集成电路100可以包括cpu110、即时加密器120和多个存储器控制器(mc1、mc2、mc3、mc4)131、132、133和134。即时加密器120和存储器控制器131至134共同连接到总线101。在示例性实施例中，集成电路100可以用片上系统(soc)来实现。应当理解，总线101可以具有多层总线架构。

cpu110可以通过驱动操作系统来控制集成电路110的操作。cpu110可以被实现为执行算术逻辑运算或者基于指令执行数据处理。虽然图1中未示出，但是cpu110可以包括程序计数器、算术逻辑单元(alu)、寄存器等。

即时加密器120可以被实现为对通过总线101从cpu110发送的数据进行加密或者对通过总线101从至少一个存储器控制器131/132/133/134发送的加密数据进行解密。在示例性实施例中，即时加密器120可以通过加密算法来实现。

例如，加密算法可以是高级加密标准(aes)、数据加密标准(des)、三重des、seed、高安全性和轻量级(hight)、aria、轻量级加密算法(lea)等。在示例性实施例中，加密算法可以以块加密模式执行加密/解密操作。这里，块加密模式可以是电子码本(ecb)模式、密码块链接(cbc)模式、计数器(ctr)模式、传播密码块链接(pcbc)模式、密码反馈(cfb)模式等。

在示例性实施例中，即时加密器120可以是关于cpu110的从设备。

在示例性实施例中，即时加密器120可以是关于存储器控制器131至134的主设备。

即时加密器120可以被cpu110识别为一种安全存储器。足以执行安全存储器功能的地址空间可以被分配给即时加密器120。为此，即时加密器120可以被称为“伪安全存储器”。

此外，cpu110针对用作伪安全存储器的即时加密器120执行写入操作的过程如下。cpu110可以通过使用分配给即时加密器120的地址通过总线101向即时加密器120发送数据写入请求。即时加密器120可以响应于写入请求而对数据进行加密，并且可以通过总线101将所加密的数据发送到相应的存储器控制器。所加密的数据可以存储在相应存储器的加密数据区域214中。应当理解，使用术语“即时”在于所加密的数据被直接存储在存储器的加密数据区域214中，而不存储在即时加密器120中。

此外，cpu110针对用作伪安全存储器的即时加密器120执行读取操作的过程如下。cpu110可以通过使用分配给即时加密器120的地址通过总线101向即时加密器120发送数据读取请求。即时加密器120可以响应于读取请求而向相应的存储器控制器发送存储器读取请求。存储器控制器可以响应于存储器读取请求而读取存储在加密数据区域214中的加密数据，并且可以通过总线101将读取的加密数据发送到即时加密器120。即时加密器120可以对加密数据进行解密，并且可以通过总线101将所解密的数据发送到cpu110。

在相应的存储器控制器131至134的控制下，cpu110可以向未加密数据区域212直接请求对存储器210至240中的每一个的读取/写入操作，而不通过即时加密器120。

存储器210至240可以分别连接到存储器控制器131至134。在示例性实施例中，存储器210至240和存储器控制器131至134可以通过双倍数据速率(ddr)接口连接。然而，应当理解，用于连接存储器210至240和存储器控制器131至134的接口不限于ddr接口。

存储器210至214中的每一个可以被实现为存储cpu110的操作所需的数据(加密的数据和未加密的数据)。在示例性实施例中，存储器210至240中的每一个可以用以下各项来实现：dram、同步dram(sdram)、ddrsdram、低功率ddr(lpddr)sdram、rambusdram(rdram)、双列直插式存储器模块(dimm)、非易失性dimm(nvdimm)、相变随机存取存储器(pram)等。

在示例性实施例中，存储器210至240中的每一个可以包括存储未加密的数据的未加密数据区域212和存储加密的数据的加密数据区域214。在示例性实施例中，未加密数据区域212和加密数据区域214可以是固定的。在另一实施例中，未加密数据区域212和加密数据区域214可以是可变的。

在示例性实施例中，数据可以以交织的方式存储在存储器210至240中。

根据本发明构思的示例性实施例的计算系统10可以通过将cpu110和主存储器200之间的加密数据的传输路径与cpu110和主存储器200之间的未加密数据的传输路径进行分离来使性能的下降最小化。

此外，根据本发明构思的示例性实施例的计算系统10可以通过经由与未加密数据的路径不同的路径发送加密数据而不引起与未加密数据的传输相关联的附加延迟。

另外，与常规计算系统相比，根据本发明构思的示例性实施例的计算系统10可以通过仅使用一个即时加密器120进行数据加密来相对减小芯片尺寸同时支持交织功能。

根据本发明构思的示例性实施例的计算系统10还可以通过对数据的一部分进行加密来改进数据相关的安全功能同时不影响计算系统10的整体性能。

图2示出了根据本发明构思的示例性实施例的计算系统10的地址空间的示例。参考图2，系统地址空间300可以包括伪安全存储器(psm)地址空间310和交织存储器地址空间320。在示例性实施例中，系统地址空间300可以是从cpu110的角度来看的逻辑地址空间。

伪安全存储器地址空间310可以包括即时加密器区域312。作为分配给即时加密器120的地址空间的伪安全存储器地址空间310可以被cpu110识别为存储器空间。

交织存储器地址空间320可以包括未加密数据区域322和加密数据区域324。在示例性实施例中，可以分配与交织存储器地址空间320相对应的地址，以对存储器mem1至mem4进行交织。

在示例性实施例中，加密数据区域324的大小可以被确定为与即时加密器区域312的大小相对应。例如，加密数据区域324的大小可以与即时加密器区域312的大小相同。

在示例性实施例中，加密数据区域324可以是固定的或可变的。

图3示出了根据本发明构思的示例性实施例的计算系统10写入需要安全性的数据(以下称为“安全数据”)的过程。参考图1至图3，可以通过以下过程写入安全数据。

cpu110可以向即时加密器120提供用于在伪安全存储器中写入未加密数据的写入请求。这里，与写入请求一起提供的地址可以是属于即时加密器区域312的地址。即时加密器120可以从cpu110接收写入请求、地址和未加密的数据，可以通过使用加密算法对未加密的数据进行加密，并且可以将地址转换为加密数据区域324的地址。存储器mem1(参考图1)可以响应于即时加密器120的写入请求而将加密的数据存储在相应的空间中。

图4示出了根据本发明构思的示例性实施例的计算系统10读取安全数据的过程。参考图1至图4，可以通过以下过程来读取安全数据。

cpu110可以向即时加密器120提供用于从伪安全存储器读取未加密数据的读取请求。这里，与读取请求一起提供的地址可以是属于即时加密器区域312的地址。即时加密器120可以从cpu110接收读取请求和地址，并且可以将地址转换为加密数据区域324的地址。为了便于描述，假设转换的地址指向加密数据区域324的第一存储器mem1。第一存储器mem1可以响应于读取请求而读取加密数据，并且可以将读取的加密数据发送到即时加密器120。即时加密器120可以接收加密数据，并且可以通过使用加密算法来对加密数据进行解密。解密的数据(即，未加密的数据)可以被提供给cpu110。

图5示出了根据本发明构思的示例性实施例的即时加密器120转换地址的过程的示例。参考图5，即时加密器120可以通过将偏移地址与即时加密器地址相加来生成加密数据地址。这里，即时加密器地址可以是cpu110访问即时加密器120所需的地址。此外，加密数据地址可以是属于由图2至图5所示的存储器mem1至mem4构成的加密数据区域324的地址。

在示例性实施例中，偏移地址可以是由芯片制造商固定的。在另一个实施例中，偏移地址可以通过软件而可变。

根据本发明构思的示例性实施例的即时加密器120的地址转换操作可以不限于上述描述。即时加密器120可以通过使用基地址概念来转换地址。

图6示出了根据本发明构思的示例性实施例的即时加密器120的地址转换所需的基地址。参考图6，即时加密器区域312存在于未映射区域301之间，并且即时加密器区域312的起始地址是即时加密器基地址。此外，加密数据区域324存在于未加密数据区域322与未映射区域301之间，并且加密数据区域324的起始地址是加密数据基地址。

图7示出了根据本发明构思的示例性实施例的即时加密器120转换地址的过程的另一示例。参考图7，即时加密器120可以通过将基于加密数据的地址与通过从即时加密器地址中减去即时加密器基地址而获得的地址相加来生成加密数据地址。

同时，根据本发明构思的示例性实施例的计算系统10还可以包括控制对加密数据区域的访问的访问控制逻辑。

图8示出了根据本发明构思的另一实施例的计算系统20。参考图8，与图1的计算系统10相比，计算系统20可以使用进一步包括访问控制逻辑141至144的集成电路100a来实现。

访问控制逻辑141至144可以分别控制cpu110a对存储器210至240的加密数据区域214的访问。例如，访问控制逻辑141至144中的每一个可以被实现为阻止cpu110a对加密数据区域的访问。访问控制逻辑141至144中的每一个可以被实现为仅允许即时加密器120a对加密数据区域的访问。

在示例性实施例中，访问控制逻辑141至144中的每一个可以使用arm的信任区域地址访问控制器(tzasc)来实现。

图8中所示的访问控制逻辑141至144的数量可以与分别连接至存储器210至240的存储器控制器131a至134a的数量相同。然而，访问控制逻辑的数量可以不限于此。根据本发明构思的示例性实施例的计算系统20可以被实现为包括连接到一个访问控制逻辑的多个存储器控制器。

同时，访问控制逻辑141至144被布置在存储器控制器131至134的前面。然而，实施例不限于此。访问控制逻辑141至144中的每一个可以位于相应的存储器控制器的内部。

在图1至图8中，实施例被例示为计算系统包括多个存储器控制器mc1至mc4。然而，实施例不限于此。例如，根据本发明构思的示例性实施例的计算系统可以被实现为包括连接到一个存储器控制器的存储器mem1至mem4。

同时，根据本发明构思的示例性实施例的计算系统还可以包括用于执行各种功能的知识产权(ip)。

图9是示出了根据本发明构思的示例性实施例的计算系统30的框图。参考图9，计算系统30可以包括soc100b以及多个dram210b、220b、230b和240b，其中soc100b包括cpu110a、即时dram加密硬件120b、dram存储器控制器131b至134b、内部sram(iram)141、内部rom(irom)142、图形处理单元(gpu)143、多媒体芯片144、直接存储器存取(dma)芯片145、调制解调器146和全球导航卫星系统(gnss)芯片147。

连接到总线101b的cpu110b、即时dram加密硬件120b、dram存储器控制器131b至134b和dram210b至240b可以与cpu110、即时加密器120、存储器控制器131至134和dram210至240基本上相同，因此这里将不重复其描述。

soc110b可以包括用于执行各种功能的ip，即，内部ram(iram)141、内部rom(irom)142、gpu143、多媒体芯片144、dma芯片145、调制解调器146、gnss芯片147等。

内部ram141可以被实现为临时存储cpu110b的操作所需的数据。例如，内部ram141可以是同步随机存取存储器(sram)。内部rom142可以被实现为存储cpu110b的操作系统/程序相关代码(指令)。例如，内部rom142可以用非易失性存储器来实现。gpu143可以是图形专用芯片。多媒体芯片144可以是多媒体数据专用芯片。dma芯片145可以被实现为直接访问dram210b至240b，而不通过cpu110b。调制解调器146可以被实现为执行与外部的有线和/或无线通信。gnss芯片147可以被实现为基于卫星定位数据来确定计算系统30的位置。同时，应当理解，根据本发明构思的示例性实施例的soc110b不包括图9中所示的ip中的至少一个，并且还包括图9中未示出的至少一个ip。同时，应当理解，图9中所示的soc11ob的ip中的至少两个用一个芯片来实现。

图10示出了图9的计算系统30的系统地址空间。参考图10，系统地址空间400可以包括未映射区域401、内部rom地址空间402、内部ram地址空间404、伪安全存储器地址空间410和交织dram地址空间420。

交织dram地址空间420可以包括加密数据区域424。这里，加密数据区域424的大小可以与伪安全存储器地址空间410的大小相对应。

如图10所示，系统地址空间400可以包括分别分配给多个ip的地址。这里，所指派的地址的最小大小可以是高速缓存单元。在示例性实施例中，高速缓存单元可以是64个字节。然而，本发明构思的示例性实施例不限于此。

图11示出了图9的计算系统30写入加密数据的过程。参考图9至图11，下面将描述写入加密数据的过程。

cpu110b可以下发用于将数据写入伪安全存储器的数据写入请求。在这种情况下，所下发的写入请求和写入数据可以通过总线101b被提供给即时dram加密硬件120b。这里，写入数据是未加密的数据。即时dram加密硬件120b可以接收未加密的数据(或明文数据)，可以通过使用加密算法对未加密的数据进行加密，并且可以生成相应dram的写入请求和写入地址，使得加密的数据被存储在加密数据区域424中。这里，写入地址可以是指示加密数据区域424的地址。相应dram可以响应于写入请求和写入地址而存储加密的数据。

图12示出了图9的计算系统30从加密数据区域424读取加密数据的过程。参考图9至图12，下面将描述读取加密数据的过程。

cpu110b可以下发用于从伪安全存储器读取数据的数据读取请求。即时dram加密硬件120b可以接收读取请求，并且可以生成相应dram的读取请求和读取地址，使得从加密数据区域424读取加密数据。这里，读取地址可以是指示存储加密数据的加密数据区域424的地址。相应dram可以响应于读取请求和读取地址而读取加密数据，并且可以通过总线101b将读取的数据发送到即时dram加密硬件120b。即时dram加密硬件120b可以接收加密数据，可以通过使用加密算法对加密数据进行解密，并且可以通过总线101b将所解密的数据(即，未加密的数据)发送到cpu110b。

图13示出了将基地址概念应用于图9的计算系统30的示例性实施例。参考图13，系统地址空间400可以包括内部ram地址空间404、伪安全存储器地址空间410、加密数据区域424和任何其他dram区域426。

可以在伪安全存储器地址空间410和加密数据区域424之间交换加密的数据和未加密的数据。也就是说，存储在伪安全存储器地址空间410中的未加密的数据可以由即时dram加密硬件120b加密，并且加密的数据可以存储在加密数据区域424中。此外，存储在加密数据区域424中的加密的数据可以由即时dram加密硬件120b解密，并且解密的数据(即，未加密的数据)可以存储在伪安全存储器地址空间410中。

同时，伪安全存储器地址空间410和加密数据区域424之间的地址映射关系可以通过即时dram加密硬件120b的地址转换操作来确定。如图13所示，伪安全存储器地址空间410的起始地址是伪安全存储器基地址，并且加密数据区域424的起始地址可以是加密数据基地址。可以通过使用伪安全存储器基地址和加密数据基地址来执行地址转换操作。

图14示出了图9的计算系统30中的即时dram加密硬件120b的地址转换。参考图9至图14，即时dram加密硬件120可以通过将基于加密数据的地址与通过从伪安全存储器地址中减去伪安全存储器基地址而获得的地址相加来生成加密数据地址。然而，即时dram加密硬件120b的地址转换不限于此。

下面可以从数据路径的角度来描述根据本发明构思的示例性实施例的计算系统。

图15示出了根据本发明构思的示例性实施例的计算系统40的数据路径。参考图15，计算系统40可以被实现为使得来自cpu41的未加密的数据在未修改的情况下被发送的第一路径和未加密的数据在加密之后被发送的第二路径彼此分离。

在第一路径中，cpu41是第一主设备，并且存储器控制器(mc)44是第一从设备。在cpu41的控制下，存储器控制器44可以将未加密的数据存储在存储器46的未加密数据区域46-2中，或者可以从未加密数据区域46-2读取未加密的数据。在示例性实施例中，可以通过cpu41和存储器控制器44之间的系统总线交换未加密的数据。

在第二路径中，cpu41可以是第一主设备，即时加密器42可以是第二从设备或第二主设备，并且存储器控制器44可以是第三从设备。在cpu41的控制下，即时加密器42可以对未加密的数据进行加密或可以对加密的数据进行解密。此外，在即时加密器42的控制下，存储器控制器44可以将加密的数据存储在存储器46的加密数据区域46-4中，或者可以从加密数据区域46-4读取加密的数据。在示例性实施例中，可以通过cpu41和即时加密器42之间的系统总线交换未加密的数据，或可以通过即时加密器42和存储器控制器44之间的系统总线交换加密的数据。

同时，根据本发明构思的示例性实施例的计算系统可以将加扰功能添加到数据路径。

图16示出了根据本发明构思的示例性实施例的添加了加扰功能的计算系统50的数据路径。参考图16，计算系统50可以被实现为使得对未加密数据进行加扰和发送的路径与对加密数据进行发送的路径彼此分离。

在示例性实施例中，未加密的数据可以由存储器控制器(mc)54的加扰/解扰逻辑54-1加扰。加扰的数据可以存储在存储器(mem)56的未加密数据区域56-2中。此外，存储在未加密数据区域56-2中的加扰的数据可以由加扰/解扰逻辑54-1解扰。解扰的数据可以作为未加密的数据输出到cpu。

同时，加密数据的路径可以与图15的路径相同，因此这里将不再重复其描述。

下面可以从包括总线的正常数据(或“非安全数据”)/安全数据的路径的角度来描述根据本发明构思的示例性实施例的计算系统。这里，正常数据可以是不需要加密的数据，并且安全数据可以是需要加密的数据。

图17示出了根据本发明构思的示例性实施例的计算系统中的正常数据/安全数据的写入路径。参考图17，计算系统可以将用于写入正常数据的路径与用于写入安全数据的路径分离。

首先，正常数据的写入路径如下。从cpu输出的正常数据可以通过总线发送到存储器控制器mc。存储器控制器mc可以将正常数据存储在相应存储器mem的正常数据区域中。

接下来，安全数据的写入路径如下。从cpu输出的安全数据可以通过总线发送到即时加密器。这里，即时加密器可以通过使用加密算法来对安全数据进行加密。加密的数据可以通过总线发送到存储器控制器mc。存储器控制器mc可以将加密的数据存储在相应存储器mem的加密数据区域中。

图18示出了根据本发明构思的示例性实施例的计算系统中的正常数据/安全数据的读取路径。参考图18，计算系统可以将用于读取安全数据的路径与用于读取正常数据的路径分离。

首先，正常数据的读取路径如下。存储器控制器mc可以响应于对正常数据的读取请求而读取存储在存储器mem的正常数据区域中的正常数据，并且可以通过总线将读取的数据发送到cpu。这里，可以通过总线从cpu接收读取请求。

接下来，安全数据的读取路径如下。即时加密器可以响应于对安全数据的读取请求，通过总线将存储器读取请求发送到存储器控制器mc。存储器控制器mc可以响应于存储器读取请求而读取存储在存储器mem的加密数据区域中的加密数据，并且可以通过总线将读取的加密数据发送到即时加密器。即时加密器可以通过使用加密算法来对加密数据进行解密，并且可以通过总线将所解密的数据(即，安全数据)发送到cpu。

图19是示出了根据本发明构思的示例性实施例的计算系统的地址分配方法的流程图。参考图19，地址分配方法可以包括分配即时加密器地址的操作(s110)和分配与即时加密器地址相对应的加密数据地址的操作(s120)。这里，加密数据地址可以由芯片制造商固定或者可以由芯片用户来改变。

图20是示出了根据本发明构思的示例性实施例的计算系统的安全操作系统(os)驱动方法的流程图。将参考图20描述主机的安全os驱动方法。可以读取存储在内部romirom中的安全os(s210)。可以通过使用即时加密器地址在主存储器mem的加密数据区域上加载读取的安全os(s220)。cpu可以通过使用即时加密器地址来执行加密数据区域的安全os(s230)。

同时，根据本发明构思的示例性实施例的计算系统可以以堆叠式封装(pop)的形式来实现。

图21示出了根据本发明构思的示例性实施例的计算系统封装。参考图21，计算系统封装1000可以包括soc1100和顺序堆叠在soc1100上的dram芯片1210、1220、1230和1240。这里，soc1100可以与图9中所示的soc100b相同地实现。此外，堆叠的dram芯片1210、1220、1230和1240可以与图9中所示的dram210b、220b、230b和240b相同地实现。

同时，根据本发明构思的示例性实施例的计算系统可以适用于移动设备。

图22示出了根据本发明构思的示例性实施例的移动设备2000。参考图22，移动设备2000可以包括处理器(ap/modap)2100、缓冲存储器2200、显示/触摸模块2300和存储设备2400。

处理器2100可以被实现为控制移动设备2000的整体操作和与外部的有线/无线通信。例如，处理器2100可以是应用处理器(ap)、集成调制解调器应用处理器(modap)等。

处理器2100可以包括安全芯片2120和访问控制逻辑2140。

安全芯片2120可以由软件和/或防篡改硬件实现，可以允许高级安全性，并且可以工作以在处理器2100的可信执行环境(tee)上协作。

安全芯片2120可以包括本地操作系统(os)、作为内部数据存储单元的安全存储设备、控制访问安全芯片1020的权限的访问控制块、以及用于更新安全芯片1020的固件的固件更新块和用于执行所有权管理、密钥管理、数字签名、加密/解密等的安全功能块。例如，安全芯片2120可以是通用集成电路卡(uicc)(例如，usim、csim和isim)、订户标识模块(sim)卡、嵌入式安全元件(ese)、microsd、标贴等。

访问控制逻辑2140可以被实现为控制对缓冲存储器2200的加密数据区域的访问。访问控制逻辑2140可以被实现为执行与图8中所示的访问控制逻辑141至144相同的功能，或者可以用与图8中所示的访问控制逻辑141至144相同的配置来实现。

缓冲存储器2200可以被实现为临时存储执行移动设备2000的操作所需的数据。在示例性实施例中，缓冲存储器2200可以用dram、sdram、磁阻ram(mram)等来实现。缓冲存储器2200可以包括未加密数据区域和加密数据区域。这里，加密数据区域可以存储由安全芯片2120加密的数据。

显示/触摸模块2300可以被实现为显示由处理器2100处理的数据或者从触摸面板接收数据。

存储设备2400可以被实现为存储用户的数据。存储设备2400可以是嵌入式多媒体卡(emmc)、固态驱动器(ssd)、通用闪存存储器(ufs)等。存储设备2400可以包括至少一个非易失性存储器设备。

非易失性存储器设备可以是nand闪存、垂直nand闪存(vnand)、nor闪存、电阻随机存取存储器(rram)、相变存储器(pram)、mram、铁电随机存取存储器(fram)、自旋转移扭矩随机存取存储器(stt-ram)、3dxpoint存储器等。

此外，非易失性存储器可以被实现为具有三维(3d)阵列结构。在本发明构思的示例性实施例中，提供了一种3d存储器阵列。该3d存储器阵列在存储器单元阵列的一个或多个物理层级中单片地形成，所述存储器单元阵列具有布置于硅衬底上的有源区域和与那些存储器单元的操作相关联的电路，无论这种相关联的电路是在这种衬底上还是内部。与存储器单元的操作相关的电路可以位于衬底中或衬底上。术语“单片”意指阵列的每一层级的层直接沉积在阵列的每一下层级的层上。

在本发明构思的示例性实施例中，该3d存储器阵列包括垂直取向的垂直nand串，使得至少一个存储器单元位于另一存储器单元之上。至少一个存储器单元可以包括电荷陷阱层。每个垂直nand串可以包括位于存储器单元之上的至少一个选择晶体管。至少一个选择晶体管可以具有与存储器单元相同的结构，并且与存储器单元一起单片地形成。

三维存储器阵列由多个层级形成，并且具有在层级之间共享的字线或位线。以下专利文献(其通过引用并入本文)描述了用于三维存储器阵列的合适配置，其中由三星电子株式会社应用的三维存储器阵列被配置为具有在层级之间共享的字线和/或位线的多个层级：美国专利no.7,679,133、8,553,466、8,654,587、8,559,235和美国专利公开no.2011/0233648。根据本发明构思的示例性实施例的非易失性存储器可以适用于将绝缘层用作电荷存储层的电荷陷阱闪存(ctf)以及将导电浮栅用作电荷存储层的闪存设备。

根据本发明构思的示例性实施例的移动设备2000可以将安全数据路径与正常数据路径分离，从而显著地改善安全功能，同时保持整体性能。

同时，下面可以从主设备的访问的角度来描述根据本发明构思的示例性实施例的计算系统。

图23是从主设备对从设备的访问的角度来描述根据本发明构思的示例性实施例的计算系统的图。参考图23，cpu110是关于即时加密器120和主存储器200的主设备，即时加密器120是关于cpu110的从设备以及关于主存储器200的主设备，并且主存储器200是关于即时加密器120的从设备。

cpu110可以被实现为通过使用伪安全存储器地址addr_psm来访问即时加密器120。可能看起来好像安全数据存储在伪安全存储器地址(addr_psm)空间中。这里，伪安全存储器地址空间可以与主存储器200的安全区域相对应。

此外，cpu110可以被实现为通过使用正常地址addr来访问主存储器200的未加密数据区域，即非安全区域。

即时加密器120可以被实现为通过使用主存储器地址addr_mm来访问主存储器200的加密数据区域，即安全区域。存储在伪安全存储器地址空间中的未加密的数据可以在由即时加密器120加密之后存储在主存储器200的加密数据区域中。

在图1至图23中，实施例被例示为执行加密功能的即时加密器120位于cpu110的外部。然而，实施例不限于此。即时加密器120可以位于cpu110的内部。

图24示出了根据本发明构思的另一实施例的计算系统60。参考图24，计算系统60可以包括cpu61和主存储器62。cpu61可以包括对数据进行实时加密或解密的即时加密器61-2。即时加密器61-2可以被设计为在内部被视为伪安全存储器。需要安全性的数据可以在由即时加密器61-2加密/解密之后与主存储器62进行交换。可以与主存储器62正常地交换正常数据。

在示例性实施例中，即时加密器61-2可以通过专用数据路径连接到主存储器62。在示例性实施例中，即时加密器61-2可以通过存储器控制器(未示出)将数据存储在主存储器62中，或者可以通过存储器控制器从主存储器62读取数据。

根据本发明构思的实施例，用于发送加密数据的路径可以与用于发送未加密数据的路径完全分离。为此，可以在地址空间上创建虚拟安全存储器。如果cpu在虚拟安全存储器中写入数据，则硬件可以在自动地对数据进行加密之后将数据存储在dram的特定区域中。在cpu意图读取数据的情况下，硬件可以在自动地对从dram的特定区域读取的数据进行解密之后将数据发送到cpu。因此，可以通过加密来保护数据的一部分，而不会影响系统的整体性能。

根据本发明构思的示例性实施例的计算系统可以通过将cpu和主存储器之间的加密数据的传输路径与cpu和主存储器之间的未加密数据的传输路径分离来使性能的下降最小化。

此外，根据本发明构思的示例性实施例的计算系统可以通过经由与未加密数据的路径不同的路径发送加密数据而不引起与未加密数据的传输相关联的附加延迟。

另外，与常规计算系统相比，根据本发明构思的示例性实施例的计算系统可以通过仅使用一个即时加密器进行数据加密来相对减小芯片尺寸同时支持交织功能。

根据本发明构思的示例性实施例的计算系统还可以通过对数据的一部分进行加密来改进数据相关的安全功能，同时不影响计算系统的整体性能。

图25示出了根据本发明构思的另一实施例的计算系统70。参考图25，计算机系统70可以包括cpu71、即时加密器72和多个dram74。即时加密器72可以被实现为处理来自cpu71和/或dram74的事务(加密/解密操作)。这里，事务可以由cpu71下发。在示例性实施例中，事务可以是写入事务或读取事务。这里，可以对写入事务执行数据加密操作，并且可以对读取事务执行数据解密操作。

在示例性实施例中，事务可以由即时加密器72同时处理。在另一实施例中，事务可以由即时加密器72并行处理。

图25示出了六个事务，但是本发明构思的实施例可以不限于此。

在示例性实施例中，即时加密器72可以从cpu71接收事务并且可以下发与dram74相对应的dram的事务。

在示例性实施例中，输入到dram74的数据和从dram74输出的数据可以交织。在另一实施例中，输入到dram74的数据和从dram74输出的数据可以不交织。

图26示出了图25中所示的即时加密器72的示例性实施例。参考图26，即时加密器72可以包括地址转换器721、加密电路(aes)722、解复用器723、重排序缓冲器724、复用器725、计数器726和异或(xor)运算器727。

地址转换器721可以被实现为将从cpu71接收的地址araddr转换为dram专用地址araddr_dram。此外，地址转换器721可以被实现为通过使用包括在事务中的地址araddr来生成地址序列。在示例性实施例中，地址序列的大小可以是64个比特。然而，根据本发明构思的实施例，地址序列的大小可以不限于此。

加密电路722可以被实现为从地址转换器721接收地址序列，并且基于加密算法生成与地址相对应的密钥流。在示例性实施例中，加密算法可以包括高级加密标准(aes)算法。然而，根据本发明构思的实施例，加密算法可以不限于此。在示例性实施例中，密钥流的密钥值可以具有128个比特的大小。然而，根据本发明构思的实施例，密钥值的大小可以不限于此。

复用器725可以被实现为响应于读取标识符rid从dram74接收数据并且传送所接收的数据，所接收的数据被提供给重排序缓冲器724，其中重排序缓冲器724与包括在所接收的数据中的标签值相对应。这里，读取标识符rid可以是传送所接收的数据的dram的标识号。在示例性实施例中，读取标识符rid可以具有3个比特的大小。然而，根据本发明构思的实施例，读取标识符rid的大小可以不限于此。

即使在加密顺序改变的状态下从dram74传送数据rdata_enc，也可以基于解复用器723的选择操作，将接收的数据rdata_enc排列并传送到相应的重排序缓冲器724。这里，每个重排序缓冲器724可以连接到复用器725以适合加密顺序。

复用器725可以被实现为响应于计数值来选择存储在重排序缓冲器724中的值，以适合加密顺序。这里，计数值可以由计数器726生成。在示例性实施例中，计数值可以具有3个比特的大小。然而，根据本发明构思的实施例，计数值的大小可以不限于此。

xor运算器727可以被实现为通过对来自加密电路722的密钥值和复用器725的输出值执行xor运算来执行解密操作。解密的数据rdata可以作为读取数据传送到cpu71。

图27示出了根据本发明构思的示例性实施例的加密/解密过程。参考图27，加密电路722可以被实现为接收128比特的随机数和地址以及128比特的密钥，并基于加密算法生成128比特的密钥流。这里，随机数和密钥可以是预先确定的值。

在示例性实施例中，地址可以是所接收的地址araddr的全部或一部分。

xor运算器727可以被实现为通过对来自加密电路722的128比特的密钥流和128比特的输入数据din执行xor运算来生成128比特的输出数据dout。

同时，示例性实施例被例示为图27中的操作过程所需的每条数据(随机数和地址、密钥、密钥流、输入数据和输出数据)具有128个比特的大小。然而，本发明构思的实施例可以不限于此。

同时，在图26中，即时加密器72在数据输入阶段执行数据重排序以设置加密操作的顺序。然而，本发明构思的实施例可以不限于此。根据本发明构思的实施例，可以与加密操作的顺序相对应地输出与所接收的数据相对应的密钥流。

图28示出了图25中所示的即时加密器72的另一实施例。参考图28，即时加密器72a可以包括地址转换器721a、加密电路(aes)722a、解复用器723a、计数器724a、缓冲器725a、复用器726a和xor运算器727a。

地址转换器721a和加密电路722a可以与图26中所示的地址转换器721和加密电路722相同地实现。

解复用器723a可以被实现为响应于计数值来选择与从加密电路722a输出的密钥流相对应的缓冲器725a。要用于加密/解密的密钥值可以存储在所选择的缓冲器725a中。这里，计数值可以由计数器724a生成。

复用器726a可以被实现为响应于读取标识符rid将存储在任何一个缓冲器725a中的密钥值输出到xor运算器727a。

xor运算器727a可以被实现为通过对来自复用器726a的密钥值和来自dram74的数据rdata_enc执行xor运算来执行解密操作。

同时，根据本发明构思的示例性实施例，即时加密器可以应用于多层总线(或多级总线)结构的片上系统(soc)。

图29示出了根据本发明构思的示例性实施例的片上系统800。参考图29，片上系统800可以包括连接到第一层总线(即，主干总线801)的cpu810、至少一个dram控制器820、连接到第一层总线801的第二层控制总线802-1、连接到第一层总线801的第二层数据总线802-2、连接到第二层控制总线802-1的第三层控制总线803-1、连接到第二层数据总线802-2的第三层数据总线803-2、连接到第三层控制总线803-1和第三层数据总线803-2的即时加密器830、以及内部sram840。

在示例性实施例中，示例性实施例在图29中被示出为控制总线802-1和803-1由两个层形成。然而，应当理解，控制总线由三个或更多个层形成。在示例性实施例中，示例性实施例在图29中被示出为数据总线802-2和803-2由两个层形成。然而，应当理解，数据总线由三个或更多个层形成。

在示例性实施例中，即时加密器830可以通过第一层总线801、第二层控制总线802-1和第三层控制总线803-1从cpu810接收事务。在示例性实施例中，即时加密器830可以通过第三层控制总线803-1、第二层控制总线802-1和第一层总线801将与所接收的事务相对应的dram的事务传送到dram控制器820。在另一实施例中，即时加密器830可以通过图29中未示出的层控制总线将与所接收的事务相对应的dram的事务传送到dram控制器820。

在示例性实施例中，即时加密器830可以通过第一层总线801、第二层数据总线802-2和第三层数据总线803-2从cpu810接收写入数据。在示例性实施例中，即时加密器830可以对写入数据进行加密，并且可以通过第三层数据总线803-2、第二层数据总线802-2和第一层总线801将加密的数据传送到dram控制器820。在另一实施例中，即时加密器830可以通过图29中未示出的层数据总线将加密的数据传送到dram控制器820。用于读取操作的数据路径可以被实现为类似于上述写入操作的数据路径。

如图29所示，在cpu810和至少一个dram200a之间可以存在两种类型的数据路径。第一数据路径是通过第一层总线801在cpu810和dram控制器820之间直接交换数据的路径。第二数据路径是通过第一层总线801、第二层总线802-1和802-2以及第三层总线803-1和803-2在cpu810和dram控制器820之间穿过即时加密器830的路径。

图30示出了根据本发明构思的示例性实施例的包括多层总线结构的集成电路900的计算系统90。参考图30，计算系统90可以包括集成电路900和多个存储器设备210、220、230和240。

与图1中所示的集成电路100相比，集成电路900包括连接到多层总线902的即时加密器920。多层总线902可以连接到第一层总线901。在图30中示出了一个多层总线902，但集成电路900可以包括两个或更多个多层总线。cpu910和多个存储器控制器931、932、933和934可以连接到第一层总线901。

同时，根据本发明构思的示例性实施例，可以应用即时加密器简单地实现应用处理器中的可信执行环境。

根据本发明构思的示例性实施例，为了使性能的下降最小化，计算系统可以被实现为使得需要加密的数据的传输路径与不需要加密的数据的传输路径彼此完全分离。为此，可以在地址空间上创建虚拟安全存储器。当cpu在虚拟安全存储器中写入数据时，硬件可以自动地对数据进行加密并且可以将加密的数据存储在dram的特定区域中。当cpu读取数据时，硬件可以自动地从dram的特定区域读取数据，可以对读取的数据进行解密，并且可以将解密的数据传送到cpu。因此，可以仅保护需要加密的数据，同时不影响系统的整体性能。

尽管已经参照示例性实施例描述了本发明构思，但是对于本领域技术人员来说显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解，上述实施例不是限制性的，而是示例性的。