基于动态优先级的时间触发以太网数据管理系统及方法与流程

本发明属于时间触发以太网数据通信领域，具体涉及一种基于动态优先级的时间触发以太网数据管理系统及方法。

背景技术：

时间触发以太网(简称tte)，是一种基于“时间触发”的实时以太网解决方案，通信中存在着多种类型的报文数据传输，包括时间触发报文(tt)和事件触发报文(rc、be；rc为afdx报文、be为标准以太网报文)。由于在多类型报文数据传输过程中，同时刻对系统总线存在抢占竞争的现象，并且三种类型报文在数据全双工通信时情况复杂、竞争激烈，如果处理不当将会降低总线的使用率，严重的将直接影响整个网络的正常通信。目前关于时间触发以太网数据总线竞争的问题尚未出现有效的解决方案。

技术实现要素：

本发明的目的在于针对上述现有技术中的问题，提供一种配置灵活、并发处理能力强的基于动态优先级的时间触发以太网数据管理方法，在数据传输过程中能够完成多种类型数据报文的多优先级动态调整，缓解多种类型报文数据并发传输时总线竞争对数据流的影响，提高总线资源的利用率，减少传输延迟，适用于时间触发以太网端节点数据通信。

为了实现上述目的，本发明基于动态优先级的时间触发以太网数据管理系统通过如下技术方案进行实现：包括用于通过系统总线与上层用户数据存储区域进行块数据传输的dma控制器，dma控制器分别通过dma读数据缓存模块、dma写数据缓存模块连接dma访问控制模块；所述的dma访问控制模块分别连接tt发送数据缓存模块、rc发送数据缓存模块、be发送数据缓存模块、tt接收数据缓存模块、rc接收数据缓存模块以及be接收数据缓存模块；用于存储终端配置信息的控制/状态寄存器经过优先级仲裁模块向dma访问控制模块发送指令，并将数据通信过程中的状态返回给主机。

所述优先级仲裁模块包括dma优先级仲裁模块和dma读优先级动态调整子模块。

所述的控制/状态寄存器中存储有tt发送数据缓存上限阈值以及tt发送数据缓存下限阈值，通过将阈值与tt发送数据缓存模块中tt发送数据的存储值进行比较，dma读优先级动态调整子模块根据比较结果进行优先级响应的动态调控。

所述的上层用户数据存储区域存储控制信息和报文数据，dma控制器一方面能够根据dma访问控制模块的控制命令获取控制信息和报文数据填入dma读数据缓存模块，待数据报文发送完成后将发送状态信息填入dma写数据缓存模块，dma控制器另一方面获取dma写数据缓存模块中，由dma访问控制模块已经填入的状态信息和报文数据，并根据dma访问控制模块的控制命令将接收到的状态信息和报文数据填入上层用户数据存储区域中。

本发明基于动态优先级的时间触发以太网数据管理方法包括如下步骤：

dma控制器根据dma访问控制模块的控制命令，从上层用户存储区域中读取控制信息，然后根据控制信息的内容从上层用户数据存储区域中读取待发送的报文数据或将接收到的报文数据填入上层用户数据存储区域中；

dma控制器与dma访问控制模块之间分别通过dma读数据缓存模块、dma写数据缓存模块作为第一级缓存模块来对dma读的数据和dma写的数据进行缓存；

将与dma访问控制模块相连的tt发送数据缓存模块、rc发送数据缓存模块、be发送数据缓存模块、tt接收数据缓存模块、rc接收数据缓存模块以及be接收数据缓存模块作为第二级缓存模块，分别对从上层获取的tt、rc、be发送报文数据和接收到的tt、rc、be接收报文数据进行缓存；

优先级仲裁模块一方面对dma访问控制模块发起的dma读申请进行仲裁，给出唯一的dma读允许命令，另一方面对dma访问控制模块发起的dma写申请进行仲裁，给出唯一的dma写允许命令；dma读优先级动态调整子模块根据控制/状态寄存器中事先存储的终端配置信息与tt发送数据缓存模块中tt发送数据的存储值进行比较，对dma写申请按优先级从高到低排队，依次对申请进行响应。

在多类型数据报文总线出现竞争时通过优先级仲裁模块进行仲裁，使不同优先级类型数据对总线占用的申请进行排队后按次序响应；对于同优先级类型数据提出申请总线时，按照抢占的前后次序进行响应。

与现有技术相比，本发明具有如下的有益效果：报文发送过程中，首先通过dma读取主机内存中的发送描述符信息，根据发送描述符信息从主机内存中获取发送报文数据，完成报文发送后再通过dma将发送状态回写入主机内存。报文接收过程中，首先通过dma读取主机内存中的接收描述符信息，根据接收描述符信息将接收到的报文数据通过dma写入主机内存，完成报文接收后再通过dma将接收状态回写入主机内存。根据内部数据存储情况动态调整优先级，确保tt通信的同时提升事件触发报文数据的传输效率。本发明对数据采取了“两级缓存，动态优先，竞争排队，同级抢占”的管理方法，采用“两级缓存”，即一级dma数据缓存、一级报文数据调度缓存，不依赖主节点处理器和系统总线，完成了dma块数据传输，最大程度提高总线传输效率；“动态优先”，即在数据传输过程中完成多种类型数据报文的多优先级调度，优先级动态调整，并根据时间报文数据的调度阈值进行动态调整优先级；“竞争排队”，即在多类型数据报文总线竞争时进行仲裁，不同优先级类型数据对总线占用的申请进行排队；“同级抢占”，即同优先级类型数据提出申请总线时，进行抢占“先到先得”。本发明中对总线申请进行动态调配，降低了总线资源浪费，提升了总线利用率，本发明的优先级与调度阈值能配置，根据实际应用场景进行调控，数据传输速率较高。

附图说明

图1本发明系统功能结构框图；

附图中：1-dma控制器；2-dma读数据缓存模块；3-dma写数据缓存模块；4-tt发送数据缓存模块；5-rc发送数据缓存模块；6-be发送数据缓存模块；7-tt接收数据缓存模块；8-rc接收数据缓存模块；9-be接收数据缓存模块；10-dma访问控制模块；11-dma优先级仲裁模块；12-dma读优先级动态调整子模块；13-dma读申请队列；14-dma写申请队列；15-控制/状态寄存器。

具体实施方式

下面结合附图对本发明做进一步的详细说明。

参见图1，本发明在结构上包括dma控制器1，dma读数据缓存模块2，dma写数据缓存模块3，dma控制器1通过系统总线与上层用户数据存储区域进行块数据的传输，dma控制器1分别通过dma读数据缓存模块2、dma写数据缓存模块3连接dma访问控制模块10，dma访问控制模块10分别连接tt发送数据缓存模块4、rc发送数据缓存模块5、be发送数据缓存模块6、tt接收数据缓存模块7、rc接收数据缓存模块8以及be接收数据缓存模块9。用于存储终端配置信息的控制/状态寄存器15经过优先级仲裁模块向dma访问控制模块10发送指令，并能够将数据通信过程中的状态返回给主机。本发明的优先级仲裁模块包括dma优先级仲裁模块11和dma读优先级动态调整子模块12。

dma控制器1根据dma访问控制模块10的控制命令发起dma读操作，从上层用户存储区域中获取数据(包括控制信息和报文数据)填入dma读数据缓存模块2；dma控制器1亦能够获取dma写数据缓存模块3中由dma访问控制模块10已经填入的dma写数据(包括状态信息和报文数据)，根据dma访问控制模块10的控制命令发起dma写操作，并将接收的报文数据和状态信息填入上层用户存储区域中。dma访问控制模块10控制dma控制器1发起dma操作，从上层用户存储区域中读取控制信息，然后根据控制信息内容从上层用户存储区中读取待发送报文数据或将接收到的报文数据填入上层用户存储区域中。dma优先级仲裁模块11进行dma读/写优先级动态调整，对dma访问控制模块10发起的tt发送dma读申请16、rc发送dma读申请17、be发送dma读申请18、tt接收dma读申请19、rc接收dma读申请20、be接收dma读申请21进行仲裁，给出唯一的dma读允许22～27，对dma访问控制模块10发起的tt发送dma写申请28、rc发送dma写申请29、be发送dma写申请30、tt接收dma写申请31、rc接收dma写申请32、be接收dma写申请32进行仲裁，给出唯一的dma写允许34～39。

dma读优先级动态调整子模块12，根据上层用户事先配置控制/状态寄存器15里的tt发送数据缓存上限阈值40和tt发送数据缓存下限阈值41，以及tt发送数据缓存模块4中tt发送数据的存储情况进行优先级的动态调控。当tt发送数据缓存模块4的存储高于阈值上限时，将tt发送dma读的优先级降至最低，六个dma读申请按优先级进行排队，优先级高的先给予读允许，优先级低的暂且等待；当tt发送数据缓存模块4的存储介于上限阈值与下限阈值之间时，降低tt发送dma读的优先级，此时六个dma读优先级平级，dma读申请16～21根据“先到先得”原则进行抢占，先申请的先给予读允许，多个申请同时到来时，依次对申请进行响应；当tt发送数据缓存模块4的存储低于阈值下限时，将tt发送dma读的优先级升至最高，并且直接抢占住dma，其他五个申请17、18、19、20、21即使到来时也不予相应，直至tt发送数据缓存模块4的存储值高于阈值下限为止。

dma写申请队列14中，对dma写操作申请28、29、30、31、32、33按优先级从高到低排队，依次对申请进行响应。控制/状态寄存器模块15将用户配置的信息输出给相应模块，并向dma优先级仲裁模块11提供tt发送数据缓存上限阈值40和tt发送数据缓存下限阈值41，控制优先级的动态调整，以及报文数据和控制信息的交互，同时返回状态信息。

根据上述方案，用veriloghdl语言对控制器的逻辑设计进行描述，并完成逻辑综合与布局布线；设计映射到可编程逻辑器件fpga中实现，并对设计功能进行测试。

测试结果表明本发明具有很好的可实施性，且性能满足预期要求。