一种高压缩比相位幅度转换的直接数字频率合成方法与电路与流程

本发明涉及现代通信电子系统的技术领域，尤其是一种高压缩比相位幅度转换的直接数字频率合成方法与电路。

背景技术：

直接数字频率合成(dds)作为第三代频率合成技术，因其具有极高的频率分辨率、极快的变频速度且变频相位连续、相噪较低、易于功能扩展和全数字化、全集成等优点，广泛应用在空间通信、雷达测量、无线电定位、卫星导航和数字通信等先进的电子系统中。

直接数字频率合成技术是从相位概念出发，直接对参考正弦信号进行抽样，得到输出信号在不同时刻的相位值，然后通过数字计算技术产生该相位对应的幅度值。dds主要包含四个模块：相位累加器模块、相位幅度转换模块、数模转换模块(d/a)和低通滤波器，结构示意图如图1所示。系统有两个输入量：时钟频率fclk和频率控制字k，在每一个时钟脉冲输入时，加法器将频率控制字k与相位寄存器输出的相位数据相加，相加后的结果又被送到相位寄存器的数据输入端口，在下一个时钟周期继续与频率控制字相加，相位累加器在时钟频率的控制下，不断对频率控制字进行线性相位累加。相位累加器输出的相位信息就是合成信号的相位值，相位值通过相幅转换模块完成相位到幅度的转换，输出与相位值对应波形抽样值。波形抽样值输出给数模转换模块，将数字信号转换成模拟信号，最后经过低通滤波器平滑后得到所需频率的正弦/余弦信号。如公式所示，输出信号频率fout与时钟频率fclk、频率控制字k和相位累加器位宽n有关，最小输出频率和分辨率均为：

在时钟频率一定时，dds的分辨率由相位累加器的位数n决定，位数越高，分辨率越高。传统的dds是基于rom查找表实现的，为了得到高分辨率的波形输出，往往需要极大的rom存储空间。由于波形存储rom容量的限制，dds一般要对相位累加器输出的相位进行截断，这种在dds的输出信号中引入了杂散，不能满足现代电子系统对高速高精度dds的要求。

技术实现要素：

本发明所要解决的技术问题是克服现有技术中存在的不足，提供一种高压缩比相位幅度转换的直接数字频率合成方法和电路，其结构简单，能有效的压缩了波形存储rom空间，能满足现代电子系统对高速高精度dds的要求。

为了解决上述技术问题，本发明包括如下步骤：

(a)、相位累加模块在时钟频率的控制下，不断对频率控制字进行线性相位累加得到合成信号的相位值θ；

(b)、根据所述相位值θ，利用三角函数的对称性进行象限转换，将相位信息θ转换到[0,π/2)内的相位值θ’，并提取相应的控制信息，对于一个n比特的相位累加器输出，其高两位指示该相位所属的象限，然后根据此象限内正弦或余弦对称性判断逻辑判断正弦值、余弦值是否进行取反操作；

(c)、根据所述相位值θ’，利用线性拟合和复数旋转计算相位值θ’的正弦值和余弦值；

(d)、根据所述控制信息，判断是否对计算θ’的正弦值和余弦值进行取反操作，得到θ的正弦值和余弦值，完成相位幅度转换；

(e)、所述幅度值经过数模转换及滤波平滑后输出对应频率的正弦、余弦、三角或其他波形信号。

优选地，所述步骤(c)中，将[0,π/2)平均分为x份，存储每一份起始相位的正弦值、余弦值；将[0,π/2x)相位的正弦值、余弦值进行线性拟合，得到拟合系数，并存放，利用存放的拟合系数可以快速、高精度计算得到[0,π/2x)的正弦值、余弦值，再利用复数旋转方式，计算[0,π/2)范围之内的正弦值、余弦值。

本发明还提供一种高压缩比相位幅度转换的直接数字频率合成电路，包含：

相位累加模块，用于根据输入的频率控制字计算得到合成信号的相位信息；

相位幅度转换模块，用于根据合成信号的相位信息计算得到幅度值；

数模转换模块，用于根据所述幅度值进行数模转换得到模拟幅度信号；

滤波模块，用于对模拟幅度信号进行平滑和抗混叠处理得到纯净模拟信号；

所述相位幅度转化模块包括依次相连的象限转换电路、rom查找表、线形拟合电路和波形转换及选择电路，象限转换模块输入n位的相位，并加上相位噪声用于降低杂散，输出n位信号给rom查找表，所述线形拟合电路包含乘法器和加法器，rom中系数查找表数据作为输入，加法器输出给波形转换模块，通过乘法和加法器处理后，经过波形选择后输出。

本发明通过线性拟合得到[0,π/2x)任意相位的正弦值、余弦值，并将[0,π/2)平均分为x个区间，基于每份的初始相位值，通过复数旋转的方法高精度的计算出[0,2π)内所有相位的正弦值、余弦值，结构简单，有效的压缩了波形存储rom空间，能满足现代电子系统对高速高精度dds的要求。

附图说明

图1为本发明的结构框图。

图2为本发明相幅转换模块的结构示意图；

图3为相幅转换流程图；

图4为本发明相幅转换中线性拟合和复数旋转流水线流程示意图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

为了能够有效的压缩了波形存储rom空间，满足现代电子系统对高速高精度dds的要求，本发明所述一种高压缩比相位幅度转换的直接数字频率合成方法包括如下步骤：

a、相位累加模块在时钟频率的控制下，不断对频率控制字k进行线性相位累加得到合成信号的n比特相位值θ；

b、根据所述相位值θ，通过三角函数的对称性进行象限转换，将相位信息θ转换到[0,π/2)内的相位值θ’，并提取相应的控制信息；

其中，根据相位值θ的最高位(msb)和次高位(msb-1)进行象限判断，当(msb，msb-1)为00,01,10和11时，θ分别为第一象限、第二象限、第三象限和第四象限，并转换到[0,π/2)范围的相位值θ’。第一/二象限θ的正弦值与θ’的正弦值相等，第三/四象限θ的正弦值可由θ’的正弦值取反得到；第一/四象限θ的余弦值与θ’的余弦值相等，第二/三象限θ的余弦值可由θ’的余弦值取反得到；

c、根据所述相位值θ’，利用线性拟合和复数旋转计算相位值θ’的正弦值和余弦值；

其中，将第一象限平均分为x个区间，并存储每个区间起始相位的正弦值和余弦值，若相位值θ’属于其中第m个区间，π(m-1)/2x是此m区间的起始相位，θ’-π(m-1)/2x属于[0,π/2x)区间，用多项式线性拟合θ’-π(m-1)/2x的正弦值和余弦值。然后通过复数旋转的方法计算θ’的正弦值和余弦值，即：

sin(θ’)＝sin(π(m-1)/2x)cos(θ’-π(m-1)2x)+cos(π(m-1)/2x)sin(θ’-π(m-1)/2x)，cos(θ’)＝cos(π(m-1)/2x)cos(θ’-π(m-1)/2x)-sin(π(m-1)/2x)sin(θ’-π(m-1)/2x)。

d、根据步骤b中所述控制信息，判断是否对计算θ’的正弦值和余弦值进行取反操作，得到θ的正弦值和余弦值，完成相位幅度转换；

e、所述幅度值经过数模转换及滤波平滑后输出所对应频率的正弦、余弦、三角或其他波形信号。

如图1所示：上述高压缩比相位幅度转换的直接数字频率合成方法，可以通过下述电路进行实施，具体地，直接数字频率合成电路包括相位累加模块100及与所述相位累加模块100连接的相位幅度转换模块110，所述相位幅度转换模块110的输出端与数模转换模块120连接，数模转换模块120的输出端与低通滤波模块130连接，其中所述相位幅度转换模块110如图2所示，包括依次相连的象限转换电路、rom查找表、线形拟合电路和波形转换及选择电路，象限转换模块输入n位的相位，并加上相位噪声用于降低杂散，输出n位信号给rom查找表，所述线形拟合电路包含乘法器和加法器，rom中系数查找表数据作为输入，加法器输出给波形转换模块，通过乘法和加法器处理后，经过波形选择后输出。

相位累加模块100在时钟频率的控制下，不断对频率控制字k进行线性相位累加得到合成信号的相位值θ，相位值θ为n比特数据。如图3和图4所示，所述象限转换101通过三角函数的对称性进行象限转换，将相位信息θ转换到[0,π/2)内的相位值θ’，并提取相应的控制信息。所述rom查找表102将第一象限平均分为x个区间，并存储每个区间起始相位的正弦值和余弦值，数据位为l比特。所述线性拟合103，若相位值θ’属于其中第m个区间，π(m-1)/2x是此m区间的起始相位，θ’-π(m-1)/2x属于[0,π/2x)区间，用多项式线性拟合θ’-π(m-1)/2x的正弦值和余弦值。

所述复数旋转104，根据三角函数特性计算θ’的正弦值和余弦值，即sin(θ’)＝sin(π(m-1)/2x)cos(θ’-π(m-1)/2x)+cos(π(m-1)/2x)sin(θ’-π(m-1)/2x)，cos(θ’)＝cos(π(m-1)/2x)cos(θ’-π(m-1)/2x)-sin(π(m-1)/2x)sin(θ’-π(m-1)/2x)。再根据101得到的控制信息，判断是否对计算θ’的正弦值和余弦值进行取反操作，得到θ的正弦值和余弦值，完成相位幅度转换。

所述数模转换模块120数模转换模块，将抽样波形数字信号sin(θ)或cos(θ)转换成模拟信号。

低通滤波模块130对模拟幅度信号进行平滑和抗混叠处理得到对应频率的正弦、余弦、三角或其他波形信号fout。

具体实施时，相位累加模块100用于计算得到合成信号的相位信息；相位幅度转换模块用于根据合成信号的相位信息计算得到幅度值；模数转换模块用于将幅度值进行数模转换得到模拟幅度信号；滤波模块用于对模拟幅度信号进行平滑和抗混叠处理得到纯净模拟信号。上述电路的具体结构，不是本发明的重点，只要能够完成相应的功能即可，此处不再赘述。

实施例1：

按照时钟频率fclk为125mhz，频率控制字k为24比特数据，相位累加模块输出为24比特，幅值输出为16比特，第一象限平均分为16个区间，多项式为一阶多项式为例说明高压缩比相位幅度转换的直接数字频率合成方法和过程。

本实施例中dds的输出分辨率为7.45hz，如过存储所有相位累加器输出，rom容量将达到(2²⁴*16)/(2²⁰*8)＝32mb，若存储1/4周期的正弦值，还是需要4mb的rom。按照所述高压缩比相位幅度转换方法，存储空间仅需要(2*16+2)*16/8＝68b，大幅降低了对rom的使用量，有效降低了等效的相位截断bit数，输出信号的sfdr大于110db。

通过线性拟合得到[0,π/2x)任意相位的正弦值、余弦值，并将[0,π/2)平均分为x个区间，基于每份的初始相位值，通过复数旋转的方法高精度的计算出[0,2π)内所有相位的正弦值、余弦值，结构简单，有效的压缩了波形存储rom空间，能满足现代电子系统对高速高精度dds的要求。

应注意的是，尽管上面描述了本发明的示例性实施方式，但在本发明技术方案范围内进行的变化，修改和替换，以及在不同于本发明所述的应用环境中使用，都应包含于本发明的保护范围内。