用于闪存芯片的信号校准方法及闪存控制器与流程

本申请涉及存储技术领域，尤其涉及用于闪存芯片的信号校准方法及闪存控制器。

背景技术：

onfi、toggle等接口标准定义操作nand闪存的方式。在操作nand闪存时，需要调整采样信号相对于dq信号的采样窗口，在合适的时机对dq信号进行采样，以获取理想的数据。在onfi、toggle等接口标准定义中还定义了dqs、clk等用于访问nand闪存的信号。

在向nand闪存发送编程命令时，闪存控制器向nand闪存提供dqs信号和dq信号。闪存控制器需要调整dqs信号的相位，使得dq信号在dqs信号发生跳变时出现且稳定状态。dqs信号和ds信号之间的理想相位差为1t/4(t是dqs信号的周期)。

在向nand闪存发送读命令时，nand闪存向闪存控制器提供dqs与dq信号。一些情况下，nand闪存提供的dqs与dq信号相位相同，闪存控制器需将dqs信号延迟，以使得dqs信号发生跳变时，dq信号出现且稳定状态。用于读数据的dqs信号与ds信号之间的理想相位差为1t/4。

技术实现要素：

由于集成电路工艺、工作温度、工作电压的变化，dqs信号与ds信号的相位差也发生变化，在闪存控制器中需要跟踪dq信号的理想采样位置。

闪存控制器可包括多个闪存通道，每个闪存通道提供各自的dqs/clk信号并连接到各自闪存通道上的闪存芯片。对耦合每个闪存芯片的dqs/clk信号进行独立的校准值获取，增加了校准过程所需时间，也增加了对闪存通道的占用。

本申请提供用于闪存芯片的信号校准方法及闪存控制器，以解决现有技术中存在的一个或多个问题。

根据本申请的第一方面，提供了根据本申请第一方面的第一闪存芯片的信号校准方法，其中，包括：获取通过第一校准装置使耦合闪存芯片的第一信号延迟指定周期的第一校准值；第一校准装置依据第一校准值对第一信号进行校准。

根据本申请的第一方面的第一用于闪存芯片的信号校准方法，提供了根据本申请第一方面的第二用于闪存芯片的信号校准方法，其中，依据第一校准值从闪存芯片读出第一数据；根据第一数据是否正确，更新第一校准值。

根据本申请的第一方面的第一或第二用于闪存芯片的信号校准方法，提供了根据本申请第一方面的第三用于闪存芯片的信号校准方法，其中，依据第一校准值从闪存芯片中读出第一数据；根据第一数据是否正确，从多个第一校准值中选出最优的第一校准值。

根据本申请的第一方面的第一至第三用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第四用于闪存芯片的信号校准方法，其中，还包括：依据第一校准值获取第二校准值；第二校准装置依据第二校准值对耦合闪存芯片的第二信号进行校准。

根据本申请的第一方面的第一至第四用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第五用于闪存芯片的信号校准方法，其中，还包括：获取通过第二校准装置使耦合闪存芯片的第二信号延迟指定周期的第二校准值；记录将第一校准值映射到第二校准值的关联关系。

根据本申请的第一方面的第五用于闪存芯片的信号校准方法，提供了根据本申请第一方面的第六用于闪存芯片的信号校准方法，其中，其特征在于，还包括：记录在多种工作温度和/或工作电压下，将第一校准值映射到第二校准值的关联关系。

根据本申请的第一方面的第四至第六用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第七用于闪存芯片的信号校准方法，其中，还包括：依据第二校准值从闪存芯片中读出第二数据；根据第二数据是否正确，更新第二校准值。

根据本申请的第一方面的第四至第七用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第八用于闪存芯片的信号校准方法，其中，还包括：周期或非周期地更新关联关系。

根据本申请的第一方面的第五到第八用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第九用于闪存芯片的信号校准方法，其中，还包括：依据第一校准值与关联关系获取第二校准值；第二校准装置依据第二校准值对耦合闪存芯片的第二信号进行校准。

根据本申请的第一方面的第五至第九用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第十用于闪存芯片的信号校准方法，其中，还包括：获取同当前工作温度和/或工作电压对应的第一关联关系；依据第一校准值与第一关联关系获取第二校准值；第二校准装置依据第二校准值对耦合闪存芯片的第二信号进行校准。

根据本申请的第一方面的第五至第十用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第十一用于闪存芯片的信号校准方法，其中，关联关系满足斜率为1的线性方程。

根据本申请的第一方面的第五至第十一用于闪存芯片的信号校准方法之一，提供了根据本申请第一方面的第十二用于闪存芯片的信号校准方法，其中，在查找表中记录关联关系。

根据本申请的第二方面，提供了根据本申请第二方面的第一闪存芯片的信号校准方法，其中，包括：闪存控制器中的第一校准装置依据第一校准值对第一信号进行校准；闪存控制器从闪存芯片中读出第一数据；若第一数据正确，记录第一校准值；第一校准装置依据第一校准值对发送给闪存芯片的第一信号进行校准。

根据本申请的第二方面的第一用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第二用于闪存芯片的信号校准方法，其中，从多个能够获得正确的第一数据的第一校准值中选择最优的第一校准值。

根据本申请的第二方面的第二用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第三用于闪存芯片的信号校准方法，其中，选择多个能够获得正确的第一数据的第一校准值的中间值或平均值作为最优的第一校准值。

根据本申请的第二方面的第一至第三用于闪存芯片的信号校准方法之一，提供了根据本申请第二方面的第四用于闪存芯片的信号校准方法，其中，将第一数据同已知的参考数据做比较以确定第一数据是否正确。

根据本申请的第二方面的第一至第三用于闪存芯片的信号校准方法之一，提供了根据本申请第二方面的第五用于闪存芯片的信号校准方法，其中，用ecc解码器对第一数据进行错误校正以确定第一数据是否正确。

根据本申请的第二方面的第一至第五用于闪存芯片的信号校准方法之一，提供了根据本申请第二方面的第六用于闪存芯片的信号校准方法，其中，用第一校准值设置至少一个第二校准装置，以对发送给闪存芯片的至少第二信号进行校准。

根据本申请的第二方面的第一至第五用于闪存芯片的信号校准方法之一，提供了根据本申请第二方面的第七用于闪存芯片的信号校准方法，其中，

依据第一校准值得到第二校准值，用第二校准值设置至少一个第二校准装置，以对发送给闪存芯片的至少第二信号进行校准。

根据本申请的第二方面的第七用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第八用于闪存芯片的信号校准方法，其中，对第一校准值通过线性方程映射得到第二校准值。

根据本申请的第二方面的第八用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第九用于闪存芯片的信号校准方法，其中，线性方程的斜率不等于1。

根据本申请的第二方面的第八用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第十用于闪存芯片的信号校准方法，其中，线性方程的斜率等于1，常数项为0。

根据本申请的第二方面的第八用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第十一用于闪存芯片的信号校准方法，其中，对于不同的第二校准装置，线性方程的斜率和常数项均不同。

根据本申请的第二方面的第八用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第十二用于闪存芯片的信号校准方法，其中，每个第二校准装置具有各自的线性方程参数，每个第二校准装置的线性方程参数的斜率相同，常数项不同。

根据本申请的第二方面的第八用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第十三用于闪存芯片的信号校准方法，其中，线性方程的斜率和/或常数项由温度决定。

根据本申请的第二方面的第八用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第十四用于闪存芯片的信号校准方法，其中，包括：获得闪存控制器的当前温度，根据当前温度确定用于第二校准装置的线性方程的参数。

根据本申请的第二方面的第一至第六用于闪存芯片的信号校准方法之一，提供了根据本申请第二方面的第十五用于闪存芯片的信号校准方法，其中，包括：第一校准装置的第一校准控制器搜索第三校准值；第一延迟线依据第三校准值获得第一校准值；第一延迟线依据第一校准值对第一信号进行延迟，并提供给闪存芯片。

根据本申请的第二方面的第一至第七用于闪存芯片的信号校准方法之一，提供了根据本申请第二方面的第十六用于闪存芯片的信号校准方法，其中，还包括：第一校准控制器搜索第四校准值；至少两个串联的第二延迟线依据第四校准值对第一信号进行延迟，获得第三信号，并将第三信号输出给d触发器的输入端；d触发器的时钟端接收第一信号，d触发器的输出提供给第一校准控制器；响应于d触发器的输出发生翻转，第一校准控制器将第四校准值设置为第一校准值。

根据本申请的第二方面的第十六用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第十七用于闪存芯片的信号校准方法，其中，第一校准控制器搜索使d触发器发生翻转的第四校准值范围，并从第四校准值范围中选择最优的第四校准值。

根据本申请的第二方面的第八用于闪存芯片的信号校准方法，提供了根据本申请第二方面的第十八用于闪存芯片的信号校准方法，其中，在闪存通道上没有数据传输的空闲时间获取并设置第一校准值。

根据本申请的第三方面，提供了根据本申请第三方面的第一闪存控制器，包括第一校准装置、映射装置和至少一个第二校准装置；第一校准装置对耦合到闪存芯片的第一信号进行校准；第一校准装置输出用于校准第一信号的第一校准值；映射装置将第一校准值映射为第二校准值；以及第二校准装置利用第二校准值对耦合到闪存芯片的第二信号进行校准。

根据本申请的第三方面的第一闪存控制器，提供了根据本申请第三方面的第二闪存控制器，其中，第一校准装置耦合到映射装置，以向映射装置提供第一校准值；第二校准装置耦合到映射装置，以从映射装置获取第二校准值。

根据本申请的第三方面的第一或第二闪存控制器，提供了根据本申请第三方面的第三闪存控制器，其中，映射装置对第一校准值进行线性变换得到第二校准值；或者映射装置通过以第一校准值为索引查询查找表得到第二校准值。

根据本申请的第三方面的第一至第三闪存控制器之一，提供了根据本申请第三方面的第四闪存控制器，其中，闪存控制器还包括第三校准装置；映射装置将第一校准值映射为第三校准值；以及第三校准装置利用第三校准值对耦合到闪存芯片的第三信号进行校准。

根据本申请的第三方面的第一至第四闪存控制器之一，提供了根据本申请第三方面的第五闪存控制器，其中，第一信号是用于访问闪存芯片的dqs信号；以及第二信号是用于访问闪存芯片的clk信号。

根据本申请的第三方面的第一至第五闪存控制器之一，提供了根据本申请第三方面的第六闪存控制器，其中，第一校准装置包括第一校准控制器、d触发器和串联的第一延迟线与第二延迟线；第一信号耦合到第一延迟线的输入端；第一校准控制器选择第一延迟线与第二延迟线的抽头；第二延迟线的输出端与d触发器的输入端耦合，d触发器的时钟端与第一信号相耦合，d触发器的输出端耦合到第一校准控制器。

根据本申请的第三方面的第六闪存控制器，提供了根据本申请第三方面的第七闪存控制器，其中，第一校准控制器响应于d触发器的输出翻转而基于所选择的第一延迟线与第二延迟线的抽头生成第一校准值。

根据本申请的第三方面的第六或第七闪存控制器，提供了根据本申请第三方面的第八闪存控制器，其中，第一延迟线的输出作为第一校准装置的输出。

根据本申请的第三方面的第六至第八闪存控制器之一，提供了根据本申请第三方面的第九闪存控制器，其中，第一校准装置还包括第三延迟线，第三延迟线的输入端与第一信号耦合，第一校准控制器选择第三延迟线的抽头；第三延迟线的输出作为第一校准装置的输出。

根据本申请的第三方面的第一至第九闪存控制器之一，提供了根据本申请第三方面的第十闪存控制器，其中，第二校准装置包括第二校准控制器和第四延迟线，第二信号耦合到第四延迟线的输入端；第二校准控制器选择第四延迟线的抽头，第四延迟线的输出端作为第二校准控制器的输出。

根据本申请的第三方面的第一至第十闪存控制器之一，提供了根据本申请第三方面的第十一闪存控制器，其中，第一校准装置包括第三校准控制器和第五延迟线；第三校准控制器根据接收的校准值选择第五延迟线的抽头。

根据本申请的第三方面的第一至第十一闪存控制器，提供了根据本申请第三方面的第十二闪存控制器，其中，闪存控制器包括温度传感器。

根据本申请的第三方面的第十二闪存控制器，提供了根据本申请第三方面的第十三闪存控制器，其中，映射装置基于温度传感器的值将第一校准值映射为第二校准值。

本申请实现的有益效果如下：

(1)本申请实施例从一个校准装置获取校准值，并应用于其他校准装置，由于这些校准装置位于相同的闪存控制器内，其具有基本相同的工艺、温度和/或工作电压，因而从一个校准装置获取的校准值，能够补偿其他校准装置的漂移，在向其他校准装置设置新校准值时，无须实施校准值的获取，减少了校准过程所需时间，也减少了对闪存通道的占用。

(2)本申请实施例利用专门的校准装置获取初级校准值，并通过预存的关联关系将校准值应用于闪存通道上的dqs、clk信号，在获取初级校准值时不会影响闪存通道上的dqs、clk等信号，同时缩短了更新闪存通道上的校准装置所需的时间。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域技术人员来讲，还可以根据这些附图获得其他的附图。

图1为根据本申请实施例的闪存的结构图；

图2是使用延迟线延迟dqs信号的示意图；

图3是根据本申请实施例的校准装置的电路框图；

图4是根据本申请实施例的闪存控制器的电路框图；以及

图5是根据本申请实施例的用于闪存芯片的信号校准方法的流程图。

具体实施方式

下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

实施例一

图1为根据本申请实施例的闪存的结构图。如图1所示，闪存控制器120耦合到一个或多个闪存芯片(135、145、155)。闪存芯片是例如nand闪存芯片。闪存控制器120的dqs/clk等引脚同闪存芯片(135、145、155)的对应的dqs/clk引脚连接。闪存控制器120可包括多个闪存通道，每个闪存通道提供各自的dqs/clk信号并连接到各自闪存通道上的闪存芯片。

闪存控制器120产生dqs/clk等符合onfi/toggle标准的信号以操作闪存芯片(135、145、155)。下面以dqs信号为例描述本申请的实施方式。

参看图1，闪存芯片135与闪存芯片145属于同一闪存通道。闪存芯片135与闪存芯片145共享dqs、clk等信号。

闪存控制器120产生的dqs与ds信号相位相同。闪存控制器120产生的dqs信号经过校准装置152，再连接到闪存芯片(135、145)的dqs引脚。由校准装置152对dqs信号进行延迟校准，并将延迟校准后的dqs信号提供给闪存芯片(135、145)。类似地，校准装置154对闪存控制器120产生的clk信号进行延迟校准，并将延迟校准后的clk信号提供给闪存芯片(135、145)的clk信号引脚。

可选地，校准装置152将dqs信号延迟1t/4，其中t是dqs信号的周期。

可选地，闪存控制器120通过校准装置152获取校准值，并将适用于校准装置152的校准值施加于校准装置154、校准装置156和校准装置158。

有多种方式获取校准值。例如，闪存控制器120获取通过校准装置152使耦合闪存芯片135的dqs信号延迟1t/4的校准值。进一步地，闪存控制器120依据该校准值设置校准装置152和/或校准装置154，并从闪存芯片135读出数据。根据读出的数据是否正确来确定该校准值是否恰当。若从闪存芯片135读出的数据正确，校准控制器120认为该校准值恰当，并用该校准值设置闪存控制器的其他校准装置(154、156、158)。若利用该校准值从闪存芯片135读出的数据错误或错误率较高，调整该校准值。可选地，利用一定范围内的多个校准值都能从闪存芯片135读出正确数据，闪存控制器从多个校准值中选出最优的校准值。例如，选取连续校准值的中间值或平均值作为最优的校准值。

在一个实施方式中，在闪存芯片135的指定地址提供参考页或参考数据(例如，闪存芯片id)，参考页的内容或参考数据是已知的，从而将读出数据同已知数据相比较可识别读出的数据正确与否。

在又一个实施方式中，闪存控制器120用不同的校准值将指定的数据写入闪存芯片135，并依据不同的校准值从闪存芯片135读出数据，利用读出的数据是否为该指定的数据来判断使用的校准值是否恰当。

在依然又一个实施方式中，用ecc(errorcorrectioncode，错误校正码)解码器对读出的数据进行错误校正以确定读出的数据是否正确。

可选地，校准装置还定期或不定期的获取校准装置152的校准值。

可选地，在闪存通道上没有数据传输的空闲时间获取并设置校准装置152的校准值。

图2是使用延迟线(delayline)校准dqs信号的示意图。通过调整延迟线的抽头，延迟线将输入的dqs信号延迟不同的时间，并输出延迟后的信号(记为dqs’)。

图3是根据本申请实施例的校准装置的电路框图。校准装置152包括校准控制器320、d触发器340和串联的延迟线310和312。dqs信号耦合到延迟线310的输入端，延迟线312的输出耦合到d触发器340的输入端，dqs信号还直接耦合到d触发器340的时钟端，d触发器340的输出端耦合到校准控制器320。校准控制器320耦合到延迟线310和延迟线312的抽头，以在延迟线310与312上选择相同位置的抽头。校准控制器320依据所选择的延迟线的抽头得到校准值。

校准控制器320调整延迟线310与312的抽头，并识别d触发器340的输出。响应于d触发器340的输出发生翻转，校准控制器320记录对应的延迟线的抽头的位置对应的校准值。校准控制器320连接到延迟线314的抽头，将得到的校准值应用于延迟线314，延迟线314将基于此校准值使dqs信号延迟1t/4(得到延迟后的信号dqs’)，并提供给闪存芯片135。

可选地，校准控制器320还搜索使d触发器340的输出发生翻转的校准值范围，并从校准值范围中选择最优的校准值。

可选地，将延迟线310的输出直接作为校准装置152的输出提供给闪存芯片135，从而无须使用延迟线314。

依然可选地，校准控制器320通过外部输入被设置校准值，并用被设置的校准值调整延迟线310、312和/或314的抽头。

可选地，校准装置(154、156、158)具有的校准控制器和延迟线，校准装置(154、156、158)的输入信号耦合到延迟线的输入端，校准控制器选择延迟线的抽头，延迟线的输出端作为校准控制器(154、156、158)的输出。

根据本申请的实施例，从校准装置152获取校准值，并应用于其他校准装置。由于这些校准装置位于相同的闪存控制器内，其具有基本相同的工艺、温度和/或工作电压，因而从一个校准装置获取的校准值，能够补偿其他校准装置的漂移，在向其他校准装置设置新校准值时，无须实施校准值的获取，减少了校准过程所需时间，也减少了对闪存通道的占用。

实施例二

图4是根据本申请实施例的闪存控制器的电路框图。如图4所示，实施例二中，闪存控制器包括校准装置450、映射装置452、校准装置456以及校准装置458。校准装置450耦合到映射装置452，以向映射装置452提供校准值x，校准装置456和458耦合到映射装置452，以从映射装置452获取校准值y1和y2。校准装置450对耦合到闪存芯片的信号进行校准，并将获得的校准值输x出给映射装置452，映射装置452将校准装置450的校准值x映射为校准装置456和校准装置458的校准值。

如图4所示，校准装置450包括校准控制器420、延迟线410、延迟线412以及d触发器440。

延迟线410与412串联，输入信号a连接到延迟线410的输入端，延迟线412的输出耦合到d触发器440的输入端，输入信号a还直接耦合到d触发器440的时钟端。d触发器的输出耦合到校准控制器420。校准控制器420连接到延迟线410和延迟线412的抽头，以在延迟线410与412上选择相同位置的抽头。校准控制器420依据所选择的延迟线的抽头得到校准值。

校准控制器420调整延迟线410和412的抽头，并识别d触发器440的输出。响应于d触发器440的输出发生翻转，校准控制器420记录对应的延迟线的抽头的位置对应的校准值x，将得到的校准值x输出给映射装置452。

需要指出的，信号a是校准装置450内部的信号，而不是提供给闪存芯片的信号。通过对校准装置450内部信号进行校准，使得校准过程无须打断闪存通道上的数据传输。

映射装置452中记录从校准装置450获取的校准值x与提供给校准装置456、458的校准值之间的关联关系。映射装置452依据校准装置450输出的校准值x和关联关系获取提供给校准装置456和校准装置458的校准值y1和y2。用校准值y1设置校准装置456的延迟线416的抽头，用校准值y2设置校准装置458的延迟线418的抽头，使得延迟线416对耦合到闪存芯片的dqs信号进行校准，而延迟线418对耦合到闪存芯片的clk信号进行校准。

可选地，映射装置452包括记录校准装置450的校准值x与校准装置456、458的校准值之间的关联关系的查找表。映射装置452通过以校准装置450的校准值x为索引查询查找表得到校准装置456和校准装置458的校准值。

可选地，映射装置452中的关联关系为线性方程y＝ax+b。固态存储设备运行之前(例如，在实验室中，在固态存储设备的生产过程中，或者在固态存储设备的初始化阶段)闪存控制器从校准装置450获取校准值x并获取通过校准装置456和校准装置458使耦合闪存芯片的dqs信号和clk信号延迟1/4t的校准值y1和y2，然后闪存控制器拟合出由校准值x得到校准值y的系数a与b，并记录在映射装置452中。

作为一个实施方式，获取校准装置456和校准装置458的校准值时，闪存控制器生成指定的数据，并用不同的校准值将指定的数据写入闪存芯片并读出，通过判断读出数据是否正确来确定校准装置456的校准值，或从多个校准值中选择最优的校准值。

可选地，周期或非周期地更新映射装置452中的关联关系。

固态存储设备运行时，周期性地，或需要设置校准装置时，从校准装置450获取校准值x；用所记录的系数a和b，得到校准装置456的校准值y1和校准装置458的校准值y2，并用校准值y1和y2设置校准装置456的延迟线416和校准装置458的延迟线418。

可选地，对于校准装置456和校准装置458，线性方程y＝ax+b的斜率均为1(即a＝1)。在此基础上，可选地，a＝1且b＝0，即x＝y，即用校准值x设置校准装置456和校准装置458。

可选地，线性方程的斜率不等于1。

可选地，对于每个校准装置(456和458)，斜率a和常数项b均不同。

依然可选地，每个校准装置具有相同的斜率a，并且具有不同的常数项b。

进一步地，闪存控制器包括温度传感器和/或电压传感器。映射装置452基于温度传感器和/或电压传感器的值将校准值x映射为校准值y1和y2，即线性方程y＝ax+b的斜率和/或常数项依赖于温度和/或电压。固态存储设备运行之前，生成不同温度和/或电压下的系数a和b。在固态存储运行时，获取闪存控制器的当前温度和/或当前电压，依据当前温度和/或当前电压确定对应的系数a与b，依据从校准装置450获取的校准值x，根据获得的系数a与b，得到校准值y1和y2，并设置校准装置456和458。

实施例二中，利用专门的校准装置(450)获取初级校准值(x)，并通过预存的关联关系将校准值应用于校准一个或多个闪存通道上的dqs、clk信号，在获取初级校准值时不会影响闪存通道上的dqs、clk等信号，同时缩短了更新闪存通道上的校准装置所需的时间。

图5是根据本申请实施例的用于闪存芯片的信号校准方法的流程图。为校准耦合到闪存芯片的信号，从一个校准装置(例如，图1的校准装置152，图4的校准装置450)上获取校准值(510)，更新获取的校准值得到应用于其他一个或多个校准装置(例如，图1的校准装置154、校准装置156、校准装置158，图4的校准装置456与校准装置458)的校准值(520)，以及将更新后的校准值提供给其他一个或多个校准装置，使得其他校准装置用更新后的校准值对耦合到闪存芯片的信号进行校准(530)。对获取的校准值的更新，可通过以获取的校准值查表得到新校准值，或者对获取的校准值进行线性变换得到新校准值，或者对获取的校准值添加偏移值得到新校准值，或者根据当前温度和/或电压得到的映射关系将获取的校准值映射为新校准值。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。