技术特征：
技术总结
本公开提供一种高速全连接计算的硬件实现装置与方法。根据本发明的高速全连接计算的硬件实现装置（200）包括：权重存储模块（210），用于存储用于计算的权重数据，每次存储m组权重数据，直到所有输出通道的权重计算完成；向量存储模块（220），用于存储n个输入向量数据；输出寄存模块（230），用于实现计算结果的输出缓存；核心计算模块（240），用于使得由所述权重存储模块输入的m组权重数据与由所述向量存储模块输入的n个输入向量数据进行相乘，各个相乘结果分别与之前的有效结果相加，并在乘加计算的结果上加上对应的偏置值，将最终计算结果输出到所述输出寄存模块。
技术研发人员：康君龙;张玉;谢东亮
受保护的技术使用者：北京深鉴智能科技有限公司
技术研发日：2017.10.30
技术公布日：2019.05.10