一种物理不可克隆功能的电路实现方法与流程

本发明涉及一种物理不可克隆功能的电路实现方法，该方法可以用于基于puf技术的身份认证、密码生成、加密或防伪领域。

背景技术：

物理不可克隆函数(physicalunclonablefunction，简称puf)最早由pappu于2001年3月在《physicalone-wayfunction》中提出。由于puf独特的安全特性，在集成电路安全领域得到广泛应用。集成电路中的puf技术利用芯片在制造过程中的随机工艺偏差导致芯片间的器件尺寸或电特性产生差异，利用读出电路将该种随机特性采样后得到唯一和不可克隆的数据。由于该类数据不存在于非易失性存储器例如eeprom或flash中，具有下电即丢、无法读出的特性，大大提高了芯片的安全性。

目前常规的基于sram的puf技术，具有成熟可靠的特点，但由于需要占用额外的sram存储空间、额外的纠错算法，造成使用成本偏高；同时，该类技术是基于器件的电参数差异实现，由于器件的老化问题，导致需要额外的老化检测和纠错电路，在整个产品生命周期内进一步加大了使用和维护成本。

本发明提出了一种物理不可克隆功能的电路实现方法，简单可靠，老化影响小，维护成本低等优点。通过特殊的并联电阻结构，保证了puf输出唯一性和稳定性的同时还降低了读出电路的开发难度。

技术实现要素：

本发明提出了一种实现物理不可克隆功能(puf)的电路及其物理实现方式，主要包括基本puf单元和读出电路，利用读出电路检测受工艺影响的并联结构电阻值的变化，并将该变化转化为稳定的puf数据输出。其中：puf单元的数目可以任意扩展，通过复用或增加读出电路，产生任意位宽的puf输出数据。

电路中的基本puf单元由固定电阻与等效可变电阻并联方式实现。

其中，固定电阻为集成电路工艺中的可实现的集成电路电阻，可以但不局限于多晶硅poly电阻、金属电阻、阱电阻等无源器件，也可以由具有电阻特性的有源器件例如mos管等器件构成。该固定电阻值限定了并联电阻的最大阻值，可以根据读出电路模块精度等灵活调整，同时电阻形状可以根据版图布局需求任意调整。通过设定固定电阻的阻值，可以约束等效电阻与固定电阻并联电阻的最大变化范围，从而使读出电路设计灵敏度的设计变得简单和灵活。

等效可变电阻通过在半导体制造过程中引用的特定变量，例如加工工艺偏差、注入浓度等因素实现电阻值的特定分布。其中加工工艺偏差可以通过修改集成电路常规电阻的布局规则、曝光尺寸、最小尺寸、最小间距等约束条件等获得。

在发明中提出了两种可行的等效电阻的物理实现方式，一种是通过减小两段电阻之间的间隙，使其违反工艺规则，达到生产工艺的临界条件。在此间距下，加工后的两段电阻有一定的概率相连接。在此情形而等效电阻阻值将从一个极大值变为极小值。由于该等效电阻与固定电阻并联，因此并联后的理论阻值范围在零欧姆和固定电阻阻值之间。

另外一种物理实现方式是通过减小等效电阻其中的一小段电阻宽度到一定值，使其小于最小工艺参数，在加工时尤其曝光时的尺寸不可控(随机分布)，使其阻值发生明显变化。通过与固定电阻并联后，等效电阻值范围在零欧姆和固定电阻阻值之间。

本文提出的一种实现物理不可克隆功能(puf)的电路中的读出电路可以利用常规电路，可以使用电流比较器、电压比较器、反相器等常规电路实现，大大降低了设计难度。

附图说明

图1示意了一种物理防克隆技术的基本构成；

图2示意了本发明物理防克隆技术的puf单元内部的基本构成；

图3示意了puf单元内部固定电阻和等效可变电阻并联结构的具体实现；

图4示意了一种利用电阻之间间距加工误差实现等效可变电阻的方式；

图5示意了一种利用电阻线宽加工误差实现等效可变电阻的实现方式；

具体实施方式

如图1所示，物理防克隆功能基本单元(100)包含了puf单元(120)和读出电路(110)。利用读出电路(110)检测puf单元(120)内部并联电阻的变化范围得到稳定的puf数据输出。

如图2所示：puf单元(120)内部并联电阻由利导体工艺实现的固定电阻r0(220)和受半导体加工参数影响的等效电阻r1(210)并联构成。其中固定电阻类型可以但不局限于采用多晶硅poly电阻、金属电阻、阱电阻等无源器件，也可以由具有电阻特性的有源器件例如mos管等器件构成。该固定电阻值可以根据读出电路模块精度等灵活调整，形状可以根据版图布局需求任意调整。等效电阻r1(210)是利用工艺加工偏差实现，图4和图5给出了两种具体实现方式。

如图3所示：给出了puf单元(120)的一种具体实现方式，其中固定电阻r0(220)为多晶硅poly电阻，等效电阻r1(210)通过改变金属连线间距d实现电阻的变化。等效电路r1(210)可以通过改变电阻器件间距或尺寸来实现。

一种实现方式如图4所示下：减小两段电阻(310)之间的间隙d，使其违反工艺规则，达到生产工艺的临界条件。在此间距d下，加工后的两段电阻(310)有一定的概率相连接。在此情形而等效电阻r1阻值将从一个极大值变为极小值。由于该等效电阻r1与固定电阻r0并联，因此并联后的理论阻值范围在[0,r0]之间。

一种实现方式如图5所示：通过减小等效电阻r1其中的电阻宽度w到一定值，使其小于最小工艺参数将导致加工时尤其曝光时的尺寸不可控(随机分布)，使其阻值发生明显变化。通过与固定电阻r0并联，并联后的理论阻值范围在[0,r0]之间。

读出电路(110)用来检测并联阻值的变化，其灵敏度根据并联阻值的变化范围设定。检测方式可以通过检测并联电阻两端的电压与基准电压比较或检测流经并联电阻的电流与基准电流比较实现。

对于以上方法的描述，本领域的技术人员将理解，本发明并不限于上述的实施例，并且不脱离由所附权利要求书定义的本发明的范围，可以做出很多修改和增加。

技术特征：

技术总结
本发明提出了一种基于物理不可克隆功能(PUF)的电路及其物理实现方式。该PUF电路及其物理实现具有简单可靠，功耗低，易扩展和失效率低等特点，并具有较强的抗老化能力。该PUF电路由PUF基本单元和读取电路组成，其中PUF基本单元由固定电阻与等效可变电阻并联的方式实现。在芯片加工过程中，由于采取特殊结构的等效可变电阻受半导体加工制程的影响，会导致其阻值波动较大，通过与固定电阻并联后得到并联阻值。通过读取电路读取PUF单元并联阻值的变化，可以转换为1bit的PUF数据。通过增加该PUF单元，复用或增加读出电路，可以得到任意位数的PUF数据输出。

技术研发人员：陈永强;刘戬;陈波涛
受保护的技术使用者：北京中电华大电子设计有限责任公司
技术研发日：2017.11.15
技术公布日：2018.03.06