基于磁阻式随机存取存储器的编程电压的物理不可克隆函数的制作方法
【专利说明】基于磁阻式随机存取存储器的编程电压的物理不可克隆函数
[0001 ] 优先权要求
[0002]本专利申请案主张2013年9月9日提交的发明名称为“基于磁阻式随机存取存储器的编程电压的物理不可克隆函数(PHYSICALLY UNCLONABLE FUNCT1N BASED ONPROGRAMMING VOLTAGE OF MAGNETORESISTIVE RAND0M-ACCESS MEMORY)” 的第61/875，566号美国临时专利申请案以及2013年11月5日提交的发明名称为“基于磁阻式随机存取存储器的编程电压的物理不可克隆函数(PHYSICALLY UNCLONABLE FUNCT1N BASED ONPROGRAMMING VOLTAGE OF MAGNETORESISTIVE RAND0M-ACCESS MEMORY)” 的第 14/072，537号美国非临时专利申请案的优先权，这些申请案的全部揭示内容特此以引用的方式明确并入本文中。
技术领域
[0003]各个特征涉及物理不可克隆函数(PUF)，且具体来说涉及基于磁阻式随机存取存储器(MRAM)单元的阵列的编程电压的PUF。
【背景技术】
[0004]片上PUF是采用集成电路(IC)内部的制造工艺变化的芯片唯一的询问-响应机构。当向PUF施加物理刺激(即，询问)时，PUF由于刺激与采用PUF的装置的物理微观结构的复杂交互而以不可预测的但可重复的方式产生响应。此准确微观结构取决于在采用PUF的装置的制造期间引入的不可预测的物理因素。PUF的“不可克隆性”意指采用PUF的每个装置具有将询问映射到响应的唯一的且不可预测的方式，即使一个装置以与另一表面相同装置相同的过程制造。因此，以与另一装置的PUF相同的询问-响应行为构造PUF几乎是不可行的，因为对制造工艺的准确控制是不可行的。
[0005]MRAM是与常规RAM不同的非易失性随机存取存储器，其替代地将数据作为电子自旋而不是电荷存储在磁性存储元件内。图1说明形成现有技术中存在的MRAM电路单元的一部分的磁性存储元件100的简化示意图。参考图1，磁性存储元件100包含通过非常薄的绝缘层106分隔开的第一铁磁层102及第二铁磁层104。磁性层102、104各自保持具有特定方向极性的磁场。也称为“钉扎参考层”的第二磁性层104可为具有固定的磁极性(如通过实线箭头所展示)的永磁体。也称为“自由层”的第一磁性层102的磁极性不固定且可通过外部磁场(图中未展示)改变。举例来说，如通过虚线箭头所指示，第一磁性层102的磁极性可与第二磁性层104的磁极性平行或反平行定向。薄绝缘层106由将两个磁性层102、104分隔开的非常薄的绝缘材料制成。薄绝缘层106也称为“隧穿层”，因为所述绝缘层106太薄，使得尽管隧穿层106是绝缘体，电子也可流过(S卩，遂穿过)其在两个磁性层102、104之间的厚度。
[0006]如果第一磁性层102的极性经定向，使得其平行于第二磁性层104，那么层102、104之间的电阻相对较低(即，低电阻状态)。此状态可视为表示数据位“O”状态(逻辑状态“O”)。相比之下，如果第一磁性层102的极性经定向，使得其反平行于第二磁性层104，那么层102、104之间的电阻相对较高(S卩，高电阻状态)。此状态可视为表示数据位“I”状态(逻辑状态T)。
[0007]图2说明现有技术中存在的MRAM电路单元200。耦合到磁性存储元件100的晶体管202控制电流流过存储元件100。如果晶体管202接通，那么电流如通过向下虚线箭头所指示流过磁性存储元件100。取决于磁性存储元件100的电阻状态(S卩，逻辑状态)，电流将相对较高或相对较低。因此，可通过接通晶体管202及测量穿过读取线204的电流而从MRAM电路单元200读取数据。相对较高的电流意指磁性存储元件的电阻状态低且因此存储“O”位。相对较低的电流意指磁性存储元件的电阻状态高且因此存储“I”位。
[0008]参考图1及2，可通过改变第一磁性层102的极性而将数据写入单元200(即，可改变逻辑状态)。编程信号206(例如，写入线信号)将致使第一磁性层102的极性改变方向的电压/电流供应到磁性存储元件100，并且由此所存储的数据位从“O”改变到“I”或从“I”改变到“O”。编程信号206的电压(本文中还称为“编程信号电压VPS”)必须超过磁性存储元件100的转变电压Vt，以便发生数据位转变。
[0009]需要实施基于MRAM单元的PUF的方法及设备。此类基于MRAM的PUF可提供用于唯一地识别例如集成电路等电子装置的安全装置，及/或提供用于密码安全算法的安全加密密钥。
【发明内容】
[0010]一个特征提供实施物理不可克隆函数(PUF)的方法。所述方法包括将磁阻式随机存取存储器(MRAM)单元的阵列初始化到第一逻辑状态，其中所述MRAM单元中的每一者具有大于第一电压￥:且小于第二电压％的随机转变电压VT，所述转变电压Vt表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平;及将编程信号电压Vps施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，其中所述编程信号电压Vps大于所述第一电压V1且小于所述第二电压V2。根据一个方面，所述方法进一步包括向MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态;及从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。根据另一方面，编程信号电压Vps约等于第三电压V3，所述第三电压对应于致使约一半MRAM单元将逻辑状态从第一逻辑状态改变到第二逻辑状态的电压电平。
[0011 ]根据一个方面，在施加编程信号电压Vps之后，将阵列中的MRAM单元的逻辑状态存储在安全存储器中。根据另一方面，在施加编程信号电压Vps之后，阵列中的MRAM单元的逻辑状态充当唯一地识别电子装置的加密密钥。根据又另一方面，第二电压V2小于阵列中的MRAM单元中的任一者的击穿电压，其中所述击穿电压是MRAM单元的隧穿绝缘体层击穿时所处的电压。
[0012]根据一个方面，询问包含MRAM单元地址信息，并且响应包含对应于所述MRAM单元地址信息的MRAM单元的数据位信息。根据另一方面，在施加编程信号电压Vps之后，阵列中的MRAM单元的逻辑状态由密码安全算法利用。根据又另一方面，第一电压V1小于MRAM单元阵列中的每个MRAM单元的转变电压Vt，并且第二电压V2大于所述MRAM单元阵列中的每个MRAM单元的所述转变电压Vt。
[0013]另一特征提供用于实施物理不可克隆函数(PUF)的设备。所述设备包括磁阻式随机存取存储器(MRAM)单元的阵列，其各自具有大于第一电压￥工且小于第二电压％的随机转变电压VT，其中所述转变电压Vt表示致使所述MRAM单元从第一逻辑状态转变到第二逻辑状态的电压电平;及处理电路，其以通信方式耦合到所述阵列，其中所述处理电路经配置以将MRAM单元的所述阵列初始化到所述第一逻辑状态，并且将编程信号电压Vps施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，所述编程信号电压Vps大于所述第一电压％且小于所述第二电压V2。根据一个方面，所述处理电路进一步经配置以向MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态并且从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状
??τ O
[0014]另一特征提供用于实施物理不可克隆函数(PUF)的设备，其中所述设备包括用于将磁阻式随机存取存储器(MRAM)单元的阵列初始化到第一逻辑状态的装置，所述MRAM单元中的每一者具有大于电压V1且小于电压％的随机转变电压VT，所述转变电压Vt表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平;及用于将编程信号电压Vps施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态的装置，所述编程信号电压Vps大于所述第一电压V1且小于所述第二电压V2。根据一个方面，所述设备进一步包括用于向MRAM单元阵列发送询问的装置，所述询问读取所述阵列中的选定MRAM单元的逻辑状态;及用于从所述MRAM单元阵列中获得对所述询问的响应的装置，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
[0015]另一特征提供具有存储于其上的指令的用于实施物理不可克隆函数(PUF)的计算机可读存储媒体，所述指令在由至少一个处理器执行时致使所述处理器将磁阻式随机存取存储器(MRAM)单元的阵列初始化到第一逻辑状态，所述MRAM单元中的每一者具有大于第一电压％且小于第二电压％的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平;及将编程信号电压Vps施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，所述编程信号电压Vps大于所述第一电压V1且小于所述第二电压V2。根据一个方面，所述指令进一步致使所述处理器向MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态并且从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状
??τ O
【附图说明】
[0016]图1说明形成现有技术中存在的MRAM电路单元的一部分的磁性存储元件的简化示意图。
[0017]图2说明现有技术中存在的MRAM电路单元