一种自选通阻变存储器件及其制备方法
【专利摘要】本发明公开了一种自选通阻变存储器件及其制备方法，该自选通阻变存储器件包括：下电极；绝缘介质层，与所述下电极垂直交叉设置形成堆叠结构，所述堆叠结构中设置有一垂直沟槽；选通层，通过自对准技术生长在所述下电极上，其中，流经所述选通层的层间漏电通道由所述绝缘介质层隔绝；电阻转变层，设置在所述垂直沟槽中，与所述绝缘介质层和所述选通层相接；上电极，设置在所述电阻转变层内。上述技术方案提供的存储器件，通过自对准技术在下电极上生长选通层，使得流经选通层的层间漏电通道由绝缘介质层隔绝，避免了上下层字线通过选通层漏电，从而解决了现有技术中自选通阻变存储器件的上下层字线间漏电的技术问题，提高器件的可靠性。
【专利说明】
一种自选通阻变存储器件及其制备方法
技术领域
[0001]本发明涉及微电子技术领域，特别涉及一种自选通阻变存储器件及其制备方法。
【背景技术】
[0002]阻变存储器为一金属/氧化物/金属(ΜΠΟ电容结构，通过电信号的作用，使器件在高电阻状态(High Resistance State，HRS)和低电阻(Low Resistance State，LRS)状态之间可逆转换，从而实现数据存储功能。由于其在单元面积、三维集成、低功耗、高擦写速度、和多值存储等方面的优异特性，受到了国内外的高度关注。
[0003]阻变存储器的三维集成方法主要有两种:一种是交叉阵列多层堆叠结构，即把二维交叉阵列结构重复制备，堆积多层形成;另一种方法是垂直交叉阵列结构，把传统的水平交叉阵列结构转90度，并在水平方向重复延伸形成垂直结构三维阵列。相比于多层堆叠结构，垂直结构三维阵列的工艺成本较低，其垂直方向的单元通过沟槽填充一次形成，极大的节省了价格昂贵的光刻步骤。虽然垂直交叉阵列结构制备成本较低，但由于缺少单个器件的图形化工艺，同时也带来了选通管集成困难的问题，因此开发具有自选通功能的阻变器件成了构建垂直交叉阵列的关键。
[0004]自选通阻变器件通常具有双层结构，将选通功能层和阻变功能层相结合。如图1所示，通常的做法是在沟槽中，依次沉积选通层501和阻变层601，与多层堆叠的下电极301?303(即字线)形成边沿接触自选通存储单元。通过该方法，可以克服垂直交叉阵列中的读写串扰问题。但由于上下层字线通过选通层相连，存在层间漏电问题。由于选通层的转变电压与厚度成正比，当阵列尺寸不断微缩时，层间漏电现象会愈发突出。请参考图2，为垂直交叉阵列的读/写示意图，在读/写时，上下层字线间存在V/2(以V/2偏压方式为例)的电压差，当层间电压差接近或超过选通层501的转变电压时，上下层字线间将产生较大的漏电，从而导致器件可靠性问题。
【发明内容】
[0005]本发明实施例提供一种阻变存储器件及其制备方法，用于解决现有技术中自选通阻变存储器件的上下层字线间漏电的技术问题，提高器件的可靠性。
[0006]本申请实施例提供了一种自选通阻变存储器件，包括:
[0007]下电极；
[0008]绝缘介质层，与所述下电极垂直交叉设置形成堆叠结构，所述堆叠结构中设置有一垂直沟槽；
[0009]选通层，通过自对准技术生长在所述下电极上，其中，流经所述选通层的层间漏电通道由所述绝缘介质层隔绝；
[0010]电阻转变层，设置在所述垂直沟槽中，与所述绝缘介质层和所述选通层相接；
[0011 ]上电极，设置在所述电阻转变层内。
[0012]可选的，所述阻变存储器件低电阻状态具有非线性特性。
[0013]可选的，所述下电极的材料为下述任意一种材料或者至少两种材料构成的合金:
[0014]W、Al、Cu、Ru、T1、Ta、Co、Mo、Ir、N1、Nb、TiN、TaN、Ir02、CuAl、CuTe&Cu3Ge。
[0015]可选的，所述选通层为以下任一氧化物:钨氧化物、钛氧化物、铜氧化物、钽氧化物、钴氧化物、钼氧化物、铌氧化物、镍氧化物及铱氧化物。
[0016]可选的，所述下电极和/或所述上电极的厚度为Inm?10nm0
[0017]可选的，所述电阻转变层的材料为:
[0018]CuS、AgS、AgGeSe、CuIxSy、Zr02、HfO2、Ti02、Si02、W0x、Ni0、Cu0x、Zn0、Ta0x、Co0、Y203、S1、PCM0、SZ0、ST0和有机材料中的一种或上述任一材料经掺杂改性后形成的材料。
[0019]可选的，所述电阻转变层的厚度为Inm?lOOnm。
[0020]可选的，所述上电极的材料为下述任意一种材料或者至少两种材料构成的合金:
[0021]W、Al、Cu、Au、Ag、Pt、Ru、T1、Ta、Pb、Co、Mo、Ir、N1、TiN、TaN、Ir02、CuTe 及 Cu3Ge0
[0022]本申请实施例提供一种自选通阻变存储器件的制备方法，所述方法包括:
[0023]在衬底上形成至少两层下电极的堆叠结构，所述下电极之间通过绝缘介质层隔离，所述下电极与所述衬底之间通过所述绝缘介质层隔离，所述下电极为垂直交叉阵列结构的字线；
[0024]在所述堆叠结构中刻蚀形成垂直沟槽；
[0025]在所述垂直沟槽内的下电极上自对准形成选通层，其中，流经所述选通层的层间漏电通道由所述绝缘介质层隔绝；
[0026]在所述选通层和所述结缘介质层上沉积电阻转变层；
[0027]在所述电阻转变层上沉积上电极，并平坦化所述上电极形成垂直交叉阵列结构的位线。
[0028]可选的，所述在所述垂直沟槽内的下电极上自对准形成选通层，包括:
[0029]在含氧气氛中，通过热氧化或等离子体氧化将所述下电极上的部分材料氧化成所述选通层。
[°03°] 可选的，所述选通层的厚度为3nm?30nm。
[0031]可选的，所述下电极和/或所述上电极的厚度为Inm?10nm0
[0032]可选的，所述下电极的材料为金属时，所述下电极的沉积采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、磁控溅射以及电镀中任一方法完成。
[0033]可选的，所述在所述选通层和所述结缘介质层上沉积电阻转变层，包括:
[0034]采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂及磁控溅射中任一方法在所述选通层和所述结缘介质层上沉积所述电阻转变层。
[0035]可选的，在所述电阻转变层上沉积上电极，包括:
[0036]采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、磁控溅射以及电镀中任一方法在所述电阻转变层上沉积所述上电极。
[0037]本申请实施例中的上述一个或多个技术方案，至少具有如下技术效果:
[0038]通过自对准技术在下电极上生长选通层，使得流经选通层的层间漏电通道由绝缘介质层隔绝，避免了上下层字线通过选通层漏电，从而解决了现有技术中自选通阻变存储器件的上下层字线间漏电的技术问题，提高器件的可靠性。
【附图说明】
[0039]图1为现有技术中自选通阻变存储器的结构示意图；
[0040]图2为现有技术中垂直交叉阵列的读/写示意图；
[0041]图3为本申请实施例提供的一种自选通阻变存储器件的结构示意图；
[0042]图4为本申请实施例提供的垂直交叉阵列结构制作的示意图；
[0043]图5为本申请实施例提供的自选通阻变存储器件的沟槽制作示意图；
[0044]图6为本申请实施例提供的自选通阻变存储器件的选通层制作示意图；
[0045]图7为本申请实施例提供的电阻转变层和上电极的制作示意图；
[0046]图8为本申请实施例提供的自选通阻变存储器件的电流-电压测试图。
【具体实施方式】
[0047]在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。
[0048]实施例
[0049]本申请实施例提供一种自选通阻变存储器件，包括:
[0050]下电极；
[0051]绝缘介质层，与下电极垂直交叉设置形成堆叠结构，堆叠结构中设置有一垂直沟槽；
[0052]选通层，通过自对准技术生长在下电极上，其中，流经选通层的层间漏电通道由绝缘介质层隔绝；
[0053]电阻转变层，设置在垂直沟槽中，与绝缘介质层和选通层相接；
[0054]上电极，设置在电阻转变层内。
[0055]下面以三层导电下电极为例对本申请实施例提供的自选通阻变存储器件进行举例说明，但本发明并不限制导电下电极的层数，还可以是4、5、6层等。
[0056]请参考图3，为本申请实施例提供的一种自选通阻变存储器件的结构示意图，采用了三层导电下电极301、302及303，四层绝缘介质层201、202、203及204，下电极和绝缘介质层交叉设置形成垂直交叉阵列结构。具体的，下电极301与衬底100间通过绝缘介质层201隔离，下电极301和302间通过绝缘介质202，下电极302和303间通过绝缘介质203隔离，下电极303上方覆盖绝缘介质层204。
[0057]其中，下电极的材料可以为下述任意一种材料或者至少两种材料构成的合金:W、Al、Cu、Ru、T1、Ta、Co、Mo、Ir、N1、Nb、TiN、TaN、Ir02、CuAl、CuTe 及 Cu3Ge,下电极的厚度为 Inm?lOOnm，如:lnm、5nm、50nm、80nm、lOOnm。作为优选方案，本实施例中采用派射的方法形成Ti下电极，其厚度为3nm?lOOnm。绝缘介质层可以为SiN、Si0、Si0N、Si02、掺C的Si02、掺P的S12或掺F的S12等，通过化学气相沉积或溅射形成。作为优选方案，本实施例中绝缘介质层为Si02，由化学气相沉积形成，厚度为3]11]1?10011111，如311111、511111、5011111、8011111、100111]1。
[0058]选通层502，通过自对准技术生长在下电极上，上下选通层间被绝缘介质层隔离，即流经选通层的层间漏电通道由绝缘介质层隔绝。选通层502的厚度为Inm?lOOnm。选通层502的材质可以为以下任一氧化物:钨氧化物、钛氧化物、铜氧化物、钽氧化物、钴氧化物、钼氧化物、铌氧化物、镍氧化物及铱氧化物。作为较优实施例，选通层502的材料可以为钛氧化物，厚度为3nm ?30nm，如 3nm、5nm、20nm、30nm。
[0059]电阻转变层601，设置在下电极和绝缘介质层形成的垂直交叉阵列结构的垂直沟槽中，与绝缘介质层和选通层502相接。电阻转变层601的材料可以为下述任一材料或任一材料经掺杂改性后形成的材料:CuS、AgS、AgGeSe、CuIxSy、Zr02、Hf02、Ti02、Si02、W0x、Ni0、CuOx、ZnO、TaOx、CoO、Y2O3、S1、PCMO、SZO、STO及有机材料。电阻转变层601的厚度为Inm?I OOnm，如 I nm、5nm、50nm、80nm、I OOnm。
[0060]上电极701，设置在电阻转变层601内。上电极701的材料可以为下述任意一种材料或者至少两种材料构成的合金:W、Al、Cu、Au、Ag、Pt、Ru、T1、Ta、Pb、Co、Mo、Ir、N1、TiN、TaN、Ir02、CuTe及 CmGe。上电极701 的厚度可以为1]11]1?10011111，如111111、511111、5011111、8011111、lOOnm。需要说明的是，本申请实施例并不限制电极的形状。
[0061]针对上述实施例提供的一种自选通阻变存储器件，本申请实施还对应提供一种自选通组编存储器件的制备方法，包括:
[0062]步骤1:在衬底上形成至少两层下电极的堆叠结构，下电极之间通过绝缘介质层隔离，下电极与衬底之间通过绝缘介质层隔离，下电极为垂直交叉阵列结构的字线；
[0063]步骤2:在堆叠结构中刻蚀形成垂直沟槽401;
[0064]步骤3:在垂直沟槽401内的下电极上自对准形成选通层502，其中，流经选通层502的层间漏电通道由绝缘介质层隔绝；
[0065]步骤4:在选通层502和结缘介质层上沉积电阻转变层601;
[0066]步骤5:在电阻转变层601上沉积上电极701，并平坦化上电极形成垂直交叉阵列结构的位线。
[0067]步骤1、可以在衬底上沉积多层图形化的导电下电极层。如图4所示，在Si衬底100上形成多层导电下电极的堆叠结构，导电下电极作为垂直交叉阵列结构中的字线，其中间由绝缘介质层隔离。作为优选方案，本实施例中采用了三层导电下电极301、302和303的堆叠结构，叠层的数量不受本发明限制。如图4所示，下电极301与衬底100间通过绝缘介质层201隔离，下电极301和302间、302和303间通过绝缘介质层202和203隔离，下电极303上方覆盖绝缘介质层204。其中，下电极可以采用化学电镀、磁控溅射或化学气相沉积的方法形成，也可以采用脉冲激光、原子层沉积或电子束蒸发的方法形成，本申请实施例并不限制下电极的具体形成方法。当下电极的材料为金属时，下电极的沉积可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、电镀及磁控溅射中任一方法完成。作为优选方案，本实施例中采用派射的方法形成Ti下电极，厚度为3nm?lOOnm。下电极的厚度具体可以为3nm?10011111中任意厚度，如311111、511111、5011111、8011111、10011111。绝缘介质层201、202、203、204可以为511Si0、Si0N、Si02、掺C的Si02、掺P的Si02、掺F的S12等，通过化学气相沉积或溅射形成。作为优选方案，本实施例中介质层201、202、203、204为S12,由化学气相沉积形成，厚度为3nm?I OOnm。介质层201、202、203、204的厚度具体可以为3nm?I OOnm中任意厚度，如3nm、5nm、50nm、80nm、10nm0
[0068]步骤2、刻蚀形成垂直沟槽。如图5所示，通过光刻以及刻蚀的办法形成，形成垂直沟槽401。该步骤中，光刻可以是常规光刻、电子束曝光、纳米压印等图形转移技术;刻蚀可以是干法刻蚀或者湿法刻蚀；由于涉及多层薄膜的刻蚀，可以采用单步刻蚀工艺，一次形成沟槽，也可以采用多步刻蚀工艺，将介质与金属分开刻蚀。
[0069]步骤3、在沟槽401中，将暴露的多层下电极在氧气、水气或臭氧等含氧氛围中，通过热氧化或等离子体氧化，自对准形成选通层502，如图6所示。其中，自对准即自对准技术(self-alignment technique)，微电子技术中利用元件、器件结构特点实现光复印自动对准的技术。作为较优实施例，选通层502的材料可以为钛氧化物，选通层502的厚度为3nm?30nm，如 3nm、5nm、I Onm、20nm、30nm。
[0070]步骤4、在沟槽401中沉积电阻转变层600于选通层材料501之上。如图7所示，作为较优实施例，电阻转变层600可以为Ta2O5或HfO2,通过采用溅射或原子化学气相沉积制备。电阻转变层600的厚度为Inm?30nm，如3nm、5nm、10nm、20nm、30nm。电阻转变层600的沉积可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂及磁控溅射中任一方法完成。
[0071]步骤5、先在沟槽401中沉积上电极材料700于电阻转变层600上，如图7所示。作为较优实施例，上电极材料700可以为T1、TiN、Ta、TaN、Ru及Cu中的一种或几种的多层复合电极，可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、磁控溅射以及电镀中的任一方法制备。上电极材料700的厚度可以为Inm?10nm，如:Inm、3nm、1nm、50nm、80nm、lOOnm。上电极700的材料形成后，平坦化上电极700形成垂直交叉阵列结构的位线。进一步的，采用化学机械抛光，将上电极700、电阻转变层600的水平部分移除，完成位线的图形化形成上电极701和电阻转变层601，如图3所示。
[0072]至此，图3所示具有自对准自选通功能的阻变存储器垂直交叉阵列结构制备制备完成。
[0073]请参考图8，为本申请实施例提供的自对准自选通阻变存储器件的电流-电压测试图，其低阻态具有明显的非线性特征。通过自对准技术在下电极上生长选通层，使得流经选通层的层间漏电通道由绝缘介质层隔绝，避免了上下层字线通过选通层漏电，从而解决了现有技术中自选通阻变存储器件的上下层字线间漏电的技术问题，提高器件的可靠性。
[0074]在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
【主权项】
1.一种自选通阻变存储器件，其特征在于，包括: 下电极； 绝缘介质层，与所述下电极垂直交叉设置形成堆叠结构，所述堆叠结构中设置有一垂直沟槽； 选通层，通过自对准技术生长在所述下电极上，其中，流经所述选通层的层间漏电通道由所述绝缘介质层隔绝； 电阻转变层，设置在所述垂直沟槽中，与所述绝缘介质层和所述选通层相接； 上电极，设置在所述电阻转变层内。2.如权利要求1所述的自选通阻变存储器件，其特征在于，所述阻变存储器件低电阻状态具有非线性特性。3.如权利要求1所述的自选通阻变存储器件，其特征在于，所述下电极的材料为下述任意一种材料或者至少两种材料构成的合金: W、Al、Cu、Ru、T1、Ta、Co、Mo、Ir、N1、Nb、TiN、TaN、Ir02、CuAl、CuTe&Cu3Ge。4.如权利要求1所述的自选通阻变存储器件，其特征在于，所述选通层为以下任一氧化物:钨氧化物、钛氧化物、铜氧化物、钽氧化物、钴氧化物、钼氧化物、铌氧化物、镍氧化物及铱氧化物。5.如权利要求1所述的自选通阻变存储器件，其特征在于，所述下电极和/或所述上电极的厚度为Inm?10nm06.如权利要求1所述的自选通阻变存储器件，其特征在于，所述电阻转变层的材料为: CuS、AgS、AgGeSe、CuIxSy、Zr02、HfO2、Ti02、Si02、TOx、Ni0、Cu0x、Zn0、Ta0x、Co0、Y203、S1、PCMO、SZO、STO和有机材料中的一种或上述任一材料经掺杂改性后形成的材料。7.如权利要求1所述的自选通阻变存储器件，其特征在于，所述电阻转变层的厚度为Inm?10nmο8.如权利要求1所述的自选通阻变存储器件，其特征在于，所述上电极的材料为下述任意一种材料或者至少两种材料构成的合金: W、Al、Cu、Au、Ag、Pt、Ru、T1、Ta、Pb、Co、Mo、Ir、N1、TiN、TaN、Ir02、CuTe&Cu3Ge。9.一种自选通阻变存储器件的制备方法，其特征在于，所述方法包括: 在衬底上形成至少两层下电极的堆叠结构，所述下电极之间通过绝缘介质层隔离，所述下电极与所述衬底之间通过所述绝缘介质层隔离，所述下电极为垂直交叉阵列结构的字线； 在所述堆叠结构中刻蚀形成垂直沟槽； 在所述垂直沟槽内的下电极上自对准形成选通层，其中，流经所述选通层的层间漏电通道由所述绝缘介质层隔绝； 在所述选通层和所述结缘介质层上沉积电阻转变层； 在所述电阻转变层上沉积上电极，并平坦化所述上电极形成垂直交叉阵列结构的位线。10.如权利要求9所述的方法，其特征在于，所述在所述垂直沟槽内的下电极上自对准形成选通层，包括: 在含氧气氛中，通过热氧化或等离子体氧化将所述下电极上的部分材料氧化成所述选通层。11.如权利要求9所述的方法，其特征在于，所述选通层的厚度为3nm?30nm。12.如权利要求9所述的方法，其特征在于，所述下电极和/或所述上电极的厚度为Inm?10nmο13.如权利要求9?12任一所述的方法，其特征在于，所述下电极的材料为金属时，所述下电极的沉积采用采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、磁控溅射以及电镀中任一方法完成。14.如权利要求9?12任一所述的方法，其特征在于，所述在所述选通层和所述结缘介质层上沉积电阻转变层，包括: 采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂及磁控溅射中任一方法在所述选通层和所述结缘介质层上沉积所述电阻转变层。15.如权利要求9?12任一所述的方法，其特征在于，在所述电阻转变层上沉积上电极，包括: 采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、磁控溅射以及电镀中任一方法在所述电阻转变层上沉积所述上电极。
【文档编号】H01L45/00GK105826468SQ201610282626
【公开日】2016年8月3日
【申请日】2016年4月29日
【发明人】吕杭炳, 刘明, 许晓欣, 罗庆, 刘琦, 龙世兵
【申请人】中国科学院微电子研究所