三维阻变存储器的制备方法
【技术领域】
[0001 ]本发明涉及存储器领域，尤其涉及三维阻变存储器的制备方法。
【背景技术】
[0002]存储器的发展追求高速度，高集成密度，高数据保持力，低功耗等。在存储器结构的研究中，二极管阵列器件及其高密度阻变存储器是目前比较关心的部分，目前用于存储器的驱动器件的研制与开发主要集中在NM0SFET，三极管和二极管以及在此基础上的一些新的器件结构，MOSFET作为一种主流的半导体器件，由于其成熟的工艺技术和相对较低的成本以及为维持其庞大的45nmCM0S单元库的可使用性，大多企业采用标准的MOSFET+相变电阻(ITlR)的结构，如此，为获得足够大的驱动电流以保证所有存储单元工作正常，每个存储单元的选通的MOS管也必须足够大，从而使存储单元面积扩大造成密度降低，二极管作为选通器件成为实现高密度，大容量相变存储器产业化的必然选择。
[0003]在目前成熟的各类存储器中，M0SFET被广泛的用作选择开关器件，相变存储器在执行RESET操作时，需要提供较大的瞬间电流。如果选择MOSFET作为选择开关，就必须增加沟道宽度来满足大电流的需求，单元面积也相应增加。因此以MOSFET作为选通器件就无法参与高密度大容量存储器的竞争。
[0004]为提高选择开关器件的电流驱动能力，同时保持存储单元面积不变，双极型器件是最佳的选择，而双极型驱动器件的开发和制备成为了实现高密度，大容量相变存储器芯片产业化的关键。
[0005]目前已经商用的阻变存储器技术是基于二维(2D)工艺的技术，主要用于替代NOR型闪存。虽然器件性能较闪存有很大提升，但是芯片成本与NAND型闪存，特别是三维(3D)NAND闪存存在较大差距。为了使阻变存储技术在成本上更具有优势，进一步提升存储密度，intel和Micron联合开发了基于OTS选通管的3D堆叠阻变存储技术。Hynix在金属层之上制备多晶硅二极管作为选通器件以实现阻变存储单元的堆叠。如何制备可堆叠的选通器件是3D存储技术的关键。OTS是一种新的合金材料，如何低成本的实现与CMOS工艺的集成是一个难题，此外在先进CMOS工艺制程(40nm/28nm/14nm)中更加难以实现集成。如今的3D NAND存储器结构速度低，密度小，容量小，同时工艺流程的成本也较高。
【发明内容】
[0006]针对现有技术中三维阻变存储器存在的问题，本发明提供了三维阻变存储器的制备方法，能够实现高速度，高密度，大容量的相变存储器芯片的设计和生产，大幅的降低工艺流程的成本。
[0007]本发明采用如下技术方案:
[0008]—种三维阻变存储器的制备方法，所述制备方法包括:
[0009]提供一衬底，所述衬底上预设有字线阵列的方向，并于所述衬底上制备第一绝缘层；
[0010]于所述衬底上制备贯穿所述第一绝缘层的金属位线层，并继续在所述金属位线层之上制备第一薄膜层；
[0011]于所述第一薄膜层之上沉积制备第二薄膜层，再于所述第二薄膜层上重复制备第三薄膜层，形成双向选通管；
[0012]于所述第三薄膜层上沉积牺牲层，去除部分所述牺牲层并在沿所述字线阵列的方向上形成若干平行的牺牲条；
[0013]以各个所述牺牲条为光阻，去除所述牺牲条中相邻两个牺牲条之间的所述第一薄膜层、所述第二薄膜层、所述第三薄膜层至所述第一绝缘层的上表面，将所述双向选通管隔离开；
[0014]制备金属字线层，并将所述金属字线层按照所述金属位线层的方向旋转90°，并继续执行制备金属位线层的后续步骤，以形成所述三维阻变存储器的堆叠。
[0015]优选的，所述制备方法还包括:
[0016]将所述双向选通管隔离开后，制备第二绝缘层覆盖第一绝缘层和所述金属位线层暴露的表面，并将保留的所述牺牲条的上表面予以暴露。
[0017]优选的，所述制备方法还包括:
[0018]制备所述第二绝缘层后，去除所述牺牲条。
[0019]优选的，所述制备方法还包括:
[0020]去除所述牺牲条后，继续制备电极层覆盖所述第二绝缘层和所述第三薄膜层。
[0021 ]优选的，所述制备方法还包括:
[0022]制备所述电极层后，在所述金属位线层上方对应的电极层上沉积第三绝缘层，所述第三绝缘层形成侧壁保护所述电极层。
[0023]优选的，所述制备方法还包括:
[0024]所述侧壁形成后，刻蚀所述侧壁间的电极层至所述第一绝缘层的表面。
[0025]优选的，所述制备方法还包括:
[0026]刻蚀所述侧壁间的电极层后，于所述第一绝缘层的上方沉积第四绝缘层，并曝露所述第三绝缘层。
[0027]优选的，所述制备方法还包括:
[0028]曝露所述第三绝缘层后，去除所述第二绝缘层上的电极层，并且将所述第四绝缘层和所述第三绝缘层平坦化与所述第二绝缘层同一平面，多个隔离的电极层形成多个相变单元。
[0029]优选的，所述制备方法还包括:
[0030]形成所述多个相变单元后，对所述电极层进行刻蚀，形成凹槽，并在所述凹槽中沉积阻变材料层。
[0031 ]优选的，所述制备方法还包括:
[0032]沉积所述阻变材料层后，继续制备贯穿第五绝缘层的上电极材料层，并保留所述相变单元和所述相变单元上的所述上电极材料层，刻蚀其余部分至所述金属位线层。
[0033]优选的，所述制备方法还包括:
[0034]刻蚀完成后，沉积第六绝缘层并曝露所述上电极材料层后，制备所述金属字线层。
[0035]本发明的有益效果是:
[0036]本发明提出一种旋转堆叠交叉刻蚀的三维阻变存储器结构及制备方法，包括采用氮化物夹层结构制备双向选通管，阻变加热电极的制备采用牺牲材料去除后镶嵌的方法，与主流金属栅工艺兼容，采用字线位线交替互换，双向选通管交叉刻蚀的方法。具有与主流金属栅铜互连工艺兼容，制造成本低，芯片密度大，工艺简单的特点。
【附图说明】
[0037]图la_20a为本发明沿位线阵列(BL)方向的截面图；
[0038]图lb_20b为本发明沿字线阵列(WL)方向的截面图。
【具体实施方式】
[0039]需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
[0040]下面结合附图对本发明的【具体实施方式】作进一步的说明:
[0041]本实施例中省略了很多标准CMOS工艺的步骤，主要强调如何在CMOS逻辑工艺中制备旋转堆叠交叉刻蚀的三维阻变存储器存储单元。
[0042]本实施例中的附图标记主要解好似如下:I是起始硅晶圆，其包括已经制备好的CMOS电路区域，二极管功能区域等;2是绝缘层，通常是二氧化硅，氮化物等;3是金属层，材料优先为铜;4是双向选通管正极材料，材料为TiN或TaN;5是双向选通管负极材料，材料为SiNx或AsTeGeSiN; 6是牺牲材料;7是绝缘层，材料选择二氧化硅，氮化物等;8是加热电极材料，优先为氮化钛和钨;9是绝缘材料；10是阻变存储单元材料，可以是相变材料，优选的相变材料为锗锑碲(GeSbTe)、锑碲(SbTe)等及其掺杂物，也可以是阻变材料，优选材料为钙钛矿氧化物，过渡金属氧化物等，10'是是凹槽，WL截面上的Y型凹槽;11是上电极材料，优先氮化钛。
[0043]本实施例提出的一种旋转堆叠交叉刻蚀的三维阻变存储器结构及制备方法【具体实施方式】包括以下步骤。
[0044]步骤一:选用已经制备好CMOS电路区域，双极型晶体管电路区域，二极管电路区域等功能区域的单晶硅晶圆作为起始衬底I，在起始衬底I上制备金属位线层3，如图la-b所示，位线与位线之间用材料2(第一绝缘层)进行绝缘隔离，通常绝缘材料可选氧化物，氮化物或者是二者的结合物。金属位线材料3为金属材料铜，厚度在5nm?500nm。此金属层也可用于外围CMOS电路的互连。
[0045]步骤二:在步骤一制备好的材料结构基础上清洗抛光将其平坦化后，沉积一层薄膜层4(第一薄膜层)，材料为TiN