一种时钟频率测试电路及测算方法与流程

本发明涉及半导体集成电路领域，特别是涉及一种时钟频率测试电路及测算方法。

背景技术：

随着超大规模集成电路技术的发展，asic或mcu的功能也要求有更多的功能和更佳的性能。mcu内部时钟频率校准和对外部时钟频率测算的功能也越来越重要。

目前现有的mcu内部时钟频率校准测试方法一般是采用128分频输出，由测试机通过波形检测输出端口的输出频率，再计算出内部时钟频率。这种方法的缺点是产生的分频时钟频率低、误差大；同时由于测试机本身检测频率低，且测试机观测到的时钟翻转时有一定的斜率，加大了误差。

而针对外部时钟信号频率的测算，可以通过mcu的计数器功能结合内部定时器功能来实现，这部分需要软件参与，由于需要结合中断以及指令延时等的执行时间，其测算的频率误差大且测算的时间长。

技术实现要素：

基于此，有必要针对上述问题，提供一种时钟频率测试电路及测算方法。

一种时钟频率测试电路，集成于外部控制电路上，包括：

时钟选择电路单元，用于内部和外部时钟信号的输入选择；

被测时钟计数电路单元，接收所述时钟选择电路单元传输的被测时钟信号，用于产生合适的时间窗口信号；

参考时钟计数电路单元，接收所述时钟选择电路单元传输的参考时钟信号同时，接收所述被测时钟计数电路单元产生的时间窗口信号，进行计数；

控制和标志产生电路单元，用于启动所述被测时钟计数电路单元和参考时钟计数电路单元，实现相应计数电路单元的复位；

频率计算电路单元，接收外部控制电路产生的时间窗口选择参数和参考时钟计数电路单元计算的计数值，进行计算，得到输出频率值和溢出标记。

在其中一个实施例中，所述时钟选择电路单元包括控制端口，所述相应控制端口输入时钟选择信号、内部时钟信号、外部时钟信号，根据所述时钟选择信号的高低电平，实现内部时钟信号或外部时钟信号输入至所述被测时钟计数电路单元。

在其中一个实施例中，所述被测时钟计数电路单元的第一端口与所述时钟选择电路单元相连接，用于接收时钟信号的输入，所述被测时钟计数电路单元的第二端口与所述控制和标志产生电路单元相连接，接收所述控制和标志产生电路传输的时间窗口选择参数，所述被测时钟计数电路单元的第三端口与所述参考时钟计数电路单元相连接，用于将计数产生的时间窗口信号传输至所述参考时钟计数电路单元。

在其中一个实施例中，所述参考时钟计数电路单元的一端与所述控制和标志产生电路单元相连接，实现参考时钟计数电路单元的复位，所述参考时钟计数电路单元的一端与所述频率计算电路单元相连接，所述参考时钟计数电路单元在接收所述被测时钟计数电路产生的时间窗口信号后，在时间窗口信号有效期间内进行计数，并将计数结果传输至所述频率计算电路单元。

在其中一个实施例中，所述时间窗口信号包括不同时间宽度的时间窗口信号，适用于不同频率时钟信号的测算。

在其中一个实施例中，所述控制和标志产生电路单元与所述频率计算电路单元相连接，接收所述频率计算电路单元产生的计算结果。

在其中一个实施例中，所述频率计算电路单元与外部控制电路相连接，接收外部控制电路产生的时间窗口选择参数和参考时钟计数电路单元的计算值相结合，进行计算，得到输出的频率值和溢出标记，所述溢出标记为所述参考时钟计数电路单元计数值达到最大值。

一种时钟频率测试电路测算方法，时钟频率测算步骤包括：

选择时间窗口的长度参数；

启动一次时钟频率测算电路，得到一个参考时钟信号计数值和溢出标记；

判断溢出标记是否有效；

如果溢出标记有效，则表明当前时间窗口的长度参数过大，所述被测时钟计数电路单元产生的时间窗口信号太宽，超出参考时钟计数电路单元计数范围，无法获得有效的参考时钟信号有效计数值，而后对当前时间窗口的长度参数是否为最小值进行判断；

如果溢出标记无效，表明参考时钟计数有效，则判断参考时钟计数器最高位是否为“1”或时间窗口的长度参数为最大值；

依据最后一次的频率测算电路结果，如果时间窗口的长度参数最低且溢出标记有效，表明被测时钟频率测算超出范围；其他情况则按照时间窗口的长度参数和有效参考时钟信号有效计数值可以计算出被测时钟频率。

在其中一个实施例中，如果溢出标记有效，对时间窗口的长度参数是否为最小值进行判断步骤包括：

如果时间窗口的长度参数已经最小，则停止迭代，报告被测时钟频率测算无法实现，结束频率测算过程，跳转到依据最后一次的频率测算电路结果，如果时间窗口的长度参数最低且溢出标记有效，表明被测时钟频率测算超出范围；其他情况则按照时间窗口的长度参数和有效参考时钟信号有效计数值可以计算出被测时钟频率步骤；

如果时间窗口的长度参数非最小值，则时间窗口的长度参数下调一格，返回到启动一次时钟频率测算电路，得到一个参考时钟信号计数值和溢出标记步骤。

在其中一个实施例中，如果溢出标记无效，判断参考时钟计数器最高位是否为“1”或时间窗口的长度参数为最大值步骤包括：

如果参考时钟计数器最高位为“1”或者时间窗口的长度参数为最大值，则当前时间窗口的长度参数时，频率测算精度已经最高，则停止迭代，输出当前参考时钟有效计数值，跳转到依据最后一次的频率测算电路结果，如果时间窗口的长度参数最低且溢出标记有效，表明被测时钟频率测算超出范围；其他情况则按照时间窗口的长度参数和有效参考时钟信号有效计数值可以计算出被测时钟频率步骤；

如果最高位为“0”，则测算精度还可提高，时间窗口的长度参数提高一格，返回到启动一次时钟频率测算电路，得到一个参考时钟信号计数值和溢出标记步骤。

上述时钟频率测试电路及测算方法，将被测时钟计数电路单元与参考时钟计数电路单元相结合，为所述被测时钟信号提供参考，进一步实现被测时钟信号的校准，加快时钟频率测试电路自动校准速度和准确度。所述时钟选择电路单元包括控制端口，所述相应控制端口输入时钟选择信号、内部时钟信号、外部时钟信号，所述时钟选择信号控制所述内部时钟信号和外部时钟信号中的其一输入所述被测时钟计数电路单元，另一输入所述参考时钟计数电路单元。根据所述时钟选择信号的高低电平，实现所述内部时钟信号和外部时钟信号相互切换输入至所述被测时钟计数电路单元，实现内部时钟信号或外部时钟信号的频率测算。进而实现内部时钟信号频率测算及频率校准的同时，实现外部时钟信号的频率测算，实现测算误差小，甚至小于千分之一，应用所述时钟频率测试电路测算方法，实现高精度时钟频率测算。

附图说明

图1为发明的实施例的时钟频率测试电路模块图；

图2为发明的实施例的时钟频率测试电路测算方法的流程图；

图3为步骤s400中如果溢出标记有效，对时间窗口的长度参数是否为最小值进行判断的流程图；

图4为步骤s500中如果溢出标记无效，判断参考时钟计数器最高位是否为“1”或时间窗口的长度参数为最大值的流程图。

具体实施方式

一种时钟频率测试电路，如图1所示，包括：

时钟选择电路单元100，用于内部和外部时钟信号的输入选择；

被测时钟计数电路单元200，接收所述时钟选择电路单元100传输的被测时钟信号201，用于产生合适的时间窗口信号203；

参考时钟计数电路单元300，接收所述时钟选择电路单元100传输的参考时钟信号202同时，接收所述被测时钟计数电路单元200产生的时间窗口信号203，进行计数；

控制和标志产生电路单元400，用于启动所述被测时钟计数电路单元200和参考时钟计数电路单元300，实现相应计数电路单元的复位；

频率计算电路单元500，接收外部控制电路(图中未示)产生的时间窗口选择参数402和参考时钟计数电路单元300计算的计数值，进行计算，得到输出频率值501和溢出标记502。

所述时钟选择电路单元100包括控制端口(图中未示)，所述相应控制端口输入时钟选择信号103、内部时钟信号101、外部时钟信号102，所述时钟选择信号103控制所述内部时钟信号101和外部时钟信号102中的其一输入所述被测时钟计数电路单元200，另一输入所述参考时钟计数电路单元300。根据所述时钟选择信号103的高低电平，实现所述内部时钟信号101和外部时钟信号102相互切换输入至所述被测时钟计数电路单元200，实现内部时钟信号101或外部时钟信号102的频率测算。

所述被测时钟计数电路单元200和参考时钟计数电路单元300的输入为内部时钟信号101输入和外部时钟信号102输入。可以选用外部时钟信号102输入所述被测时钟计数电路单元200作为被测时钟信号201，选择内部时钟信号101输入所述参考时钟计数电路单元300作为参考时钟信号202，此时所述时钟频率测试电路为外部时钟信号102频率测算功能电路。同理，可以选用内部时钟信号101作为被测时钟信号201，选择外部时钟信号102作为参考时钟信号202，此时所述时钟频率测试电路为内部时钟信号101频率测算功能电路。

所述被测时钟计数电路单元200的第一端口与所述时钟选择电路单元100相连接，用于接收时钟信号的输入，在本实施例中，选用内部时钟信号101作为输入时钟，即所述内部时钟信号101为被测时钟信号201。所述被测时钟计数电路单元200的第二端口与所述控制和标志产生电路单元400相连接，所述控制和标志产生电路单元400将所述被测时钟计数电路单元200开启，即使所述被测时钟计数电路单元200进行复位，用于实现所述被测时钟计数电路单元200内部清零，接收输入的被测时钟信号201。所述外部控制电路输入时间窗口选择参数402至所述控制和标志产生电路单元400，所述控制和标志产生电路单元400将时间窗口选择参数402传输至所述被测时钟计数电路单元200，所述被测时钟计数电路单元200通过计数产生合适的时间窗口信号203。所述被测时钟计数电路单元200的第三端口与所述参考时钟计数电路单元300相连接，用于将时间窗口信号203传输至所述参考时钟计数电路单元300。

所述参考时钟计数电路单元300一端与所述控制和标志产生电路单元400相连接，实现参考时钟计数电路单元300的复位。所述参考时钟计数电路单元300一端与所述频率计算电路单元500相连接，在接收所述被测时钟计数电路单元200产生的时间窗口信号203后，在时间窗口信号203有效期间内进行计数，并将计数结果传输至所述频率计算电路单元500。在本实施例中，所述参考时钟计数电路单元选用参考时钟计数器，其中包括参考时钟。

所述频率计算电路单元500，接收外部控制电路产生的时间窗口选择参数402和参考时钟计数电路单元300的计算值相结合，进行计算，得到输出的频率值501和溢出标记502。其中所述溢出标记502为所述参考时钟计数电路单元300计数值达到最大值。

所述控制和标志产生电路单元400与所述被测时钟计数电路单元200和所述参考时钟计数电路单元300相互连接，控制相应计数电路的复位。所述控制和标志产生电路单元400与所述频率计算电路单元500相连接，接收所述频率计算电路单元500产生的计算结果，并将内部电路频率计算的开始、繁忙、结束标记出来供外部电路读取。在本实施例中，所述控制和标志产生电路单元400接收外部控制电路发送的开始信号(图未示)和频率选择信号(图未示)，启动所述被测时钟计数电路单元200和所述参考时钟计数电路单元300。使其开始工作，并将内部电路频率计算的开始标记出来。

在本实施例中，所述被测时钟计数电路单元200为被测时钟计数器，在控制和标志产生电路单元400的控制下，依据输入的时间窗口选择参数402可以分别选择产生8、16、32...1024、4096、8192个被测时钟周期的时间窗口信号203。时间窗口信号203为高电平时，参考时钟计数电路单元300在参考时钟控制下进行计数。在其他实施例中，可以由更多个的被测时钟周期宽度时间窗口信号203做选择。

在本实施例中，所述参考时钟计数器由14位寄存器组成，可以最高计数到16383。在其他实施例中，也可以配置不同的寄存器个数，以适应不同时钟频率范围。依据本实施例中所述的配置，时钟频率测算电路结构可以得到被测时钟信号的频率误差小于千分之一，在参考时钟信号202为10mhz时，对被测时钟信号201频率在5khz～80mhz之间，都能达到误差小于千分之一。

上述时钟频率测试电路，将被测时钟计数电路单元200与参考时钟计数电路单元300相结合，为所述被测时钟信号201提供参考，进一步实现被测时钟信号201的校准，加快时钟频率测试电路自动校准速度和准确度。所述时钟选择电路单元100包括控制端口，所述相应控制端口输入时钟选择信号103、内部时钟信号101、外部时钟信号102，所述时钟选择信号103控制所述内部时钟信号101和外部时钟信号102中的其一输入所述被测时钟计数电路单元200，另一输入所述参考时钟计数电路单元300。根据所述时钟选择信号103的高低电平，实现所述内部时钟信号101和外部时钟信号102相互切换输入至所述被测时钟计数电路单元200，实现内部时钟信号101或外部时钟信号102的频率测算。

本发明适用于asic(集成芯片)或mcu(单片机)电路内，所述电路端口可以复用，且电路可工作在非高频工作模式中，对于电路的速度要求低。在mcu电路中，所述电路可测试mcu内部时钟频率并实现校准，加快mcu自动校准速度的同时，降低测试机测试mcu内部时钟频率的误差，同时也可以实现对外部时钟信号102进行的频率测算，提高mcu测试外部信号时钟频率的速度和精度。当然根据设计需要，本发明所述电路可适用于任何所需的集成电路中。

所述时钟频率测试电路测算方法，实现高精度时钟频率测算，其原理是，采用迭代法，所述迭代法是通过迭代测算方式获得时钟频率，在参考时钟计数电路单元300的有效数值尽可能大，进而实现所计算的被测时钟信号201频率的精度最高。

在其中一个实施例中，如图2所示，所述时钟频率测试电路测算方法，实现高精度时钟频率测算步骤包括：

步骤s100，选择时间窗口的长度参数。

所述时间窗口的长度参数由外部控制电路设定传输至控制和标志产生电路单元400和频率计算电路单元500，所述时间窗口长度参数的选择为所述时间窗口选择参数402。

步骤s200，启动一次时钟频率测算电路，得到一个参考时钟信号202计数值和溢出标记502。

所述参考时钟信号202计数值为输出频率值501。

步骤s300，判断溢出标记502是否有效。

步骤s400，如果溢出标记502有效，则表明当前时间窗口的长度参数过大，所述被测时钟计数电路单元200产生的时间窗口信号203太宽，超出参考时钟计数电路单元300计数范围，无法获得有效的参考时钟信号202有效计数值，而后对当前时间窗口的长度参数是否为最小值进行判断。

步骤s500，如果溢出标记502无效，表明参考时钟计数有效，则判断参考时钟计数器最高位是否为“1”或时间窗口的长度参数为最大值。

步骤s600，依据最后一次的频率测算电路结果，如果时间窗口的长度参数最低且溢出标记502有效，表明被测时钟频率测算超出范围；其他情况则按照时间窗口的长度参数和有效参考时钟信号有效计数值可以计算出被测时钟频率。

在其中一个实施例中，如图3所示，所述步骤s400，如果溢出标记502有效，对时间窗口的长度参数是否为最小值进行判断步骤包括：

步骤s410，如果时间窗口的长度参数已经最小，则停止迭代，报告被测时钟频率测算无法实现，结束频率测算过程，跳转到步骤s600。

步骤s420，如果时间窗口的长度参数非最小值，则时间窗口的长度参数下调一格。返回到步骤s200。

在其中一个实施例中，如图4所示，所述步骤s500，如果溢出标记502无效，判断参考时钟计数器最高位是否为“1”或时间窗口的长度参数为最大值步骤包括：

步骤s510，如果参考时钟计数器最高位为“1”或者时间窗口的长度参数为最大值，则当前时间窗口的长度参数时，频率测算精度已经最高，则停止迭代，输出当前参考时钟有效计数值，跳转到步骤s600。

步骤s520，如果最高位为“0”，则测算精度还可提高，时间窗口的长度参数提高一格，返回到步骤s200。

上述迭代的测算方式，获得参考时钟计数电路的有效计数值最大，实现被测时钟频率测算精度最高。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。