一种FPGA加速板卡及服务器集群的制作方法

本申请涉及FPGA技术领域，特别涉及一种FPGA加速板卡及服务器集群。

背景技术：

随着FPGA技术应用的越来越广，以FPGA技术为基础的板卡已经广泛出现，FPGA(Field－Programmable Gate Array,中文名为：现场可编程门阵列)，是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，并作为专用集成电路领域中的一种半定制电路而出现的，既解决了普通定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

现有的以FPGA技术为基础生产的FPGA加速板卡通常会大规模部署在服务器集群环境内，且其尺寸通常符合全长全高和一个槽位厚度的标准，使得服务器上的一个标准槽位只能设置一个FPGA加速板卡，很大程度上占用了有限的槽位空间。

所以，如何在不增加槽位数量、保证功能完整性的前提下，提供一种集成度更高、占用槽位空间更小的FPGA加速板卡是本领域技术人员亟待解决的问题。

技术实现要素：

本申请的目的是提供一种FPGA加速板卡及服务器集群，其集成度更高、占用槽位空间更小，使得能够在同样数量的服务器槽位中设置更多数量的 FPGA加速板卡，运算速度更快。

为解决上述技术问题，本申请提供一种FPGA加速板卡，该FPGA加速板卡包括：

集成有FPGA芯片和各功能元器件的母卡；

与所述母卡垂直相连，利用集成的供电模组为所述母卡提供预设电压和预设电流的电源子卡。

可选的，所述电源子卡可拆卸的垂直安装在所述母卡上。

可选的，所述母卡上设置有连接器，所述连接器上开有第一预设数量的插槽；所述电源子卡设置有与所述插槽数量相同的第一插针，所述第一插针垂直的插入所述插槽。

可选的，所述电源子卡焊接在所述母卡上。

可选的，所述母卡上开有第二预设数量的孔洞；所述电源子卡设置有与所述孔洞数量相同的第二插针，所述第二插针垂直焊接在所述孔洞中。

可选的，所述FPGA加速板卡的尺寸符合半高半长和一个槽位厚度标准。

可选的，所述FPGA加速板卡的尺寸具体为高度68mm，长度为167mm，厚度为21mm。

可选的，所述供电模组具体为六路电源。

可选的，所述FPGA芯片具体为Arria 10 GX 10AX115H3F34E2SG芯片。

本申请还提供了一种服务器集群，该服务器集群设置有如上述内容描述的FPGA加速板卡。

本申请所提供的一种FPGA加速板卡，包括集成有FPGA芯片和各功能元器件的母卡；与所述母卡垂直相连，利用集成的供电模组为所述母卡提供预设电压和预设电流的电源子卡。

显然，本申请所提供的技术方案通过将现有FPGA加速板卡拆分为供电模组所在的电源子卡以及集成有FPGA芯片和其它功能元器件的母卡，并充分利用槽位本身的厚度，将电源子卡垂直安装在母卡上，使得电源子卡不占用该 FPGA加速板卡的长度。提供了一种集成度更高、占用槽位空间更小的FPGA 加速板卡，能够在同样数量的服务器槽位中设置更多的FPGA加速板卡，运算速度更快。本申请还提供了一种服务器集群，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例所提供的一种FPGA加速板卡的结构框图；

图2为本申请实施例所提供的一种FPGA加速板卡中母卡的结构框图；

图3为本申请实施例所提供的一种服务器集群的结构框图。

具体实施方式

本申请的核心是提供一种FPGA加速板卡及服务器集群，其集成度更高、占用槽位空间更小，使得能够在同样数量的服务器槽位中设置更多数量的 FPGA加速板卡，运算速度更快。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

下面请参见图1，图1为本申请实施例所提供的一种FPGA加速板卡的结构框图。

该FPGA加速板卡可以包括：

集成有FPGA芯片和各功能元器件的母卡100；

该母卡100即是与现已存在的符合全长全高、一个槽位厚度标准的FPGA 加速板卡大体相同的FPGA加速板卡，只不过其只去除了现有的满足正常标准的FPGA加速板卡的供电模组，即拥有常见的一路PCIE×8接口、两路10G 光模块SFP+接口、两个SODIMM插槽、JTAG测试接口、必要的LED指示灯与按键、一定容量的闪存卡以及最重要的FPGA处理芯片，只是单单将原有FPGA加速板卡上将供电模组分离出来，以为打造更高的集成度做铺垫。具体怎样设置上面提到的各功能元器件，可以参见图2，图2为本申请实施例所提供的一种FPGA加速板卡中母卡的结构框图。

其中，FPGA加速板卡，又被称为FPGA硬件加速卡，硬件加速是指利用硬件模块，FPGA计算芯片以及周边功能元器件来替代软件算法以充分利用硬件所固有的快速特性。从软件的角度看，硬件加速模块接口就跟调用一个函数一样。唯一的区别在于此函数驻留在硬件中，对调用函数是透明的。进一步的，硬件加速的程度取决于算法的不同，执行时间最高可较之不使用硬件加速时缩短至百分之一，且硬件在执行各种操作时要快得多，如执行复杂的数学功能、将数据从一个地方转移到另一个地方，以及多次执行同样的操纵。一些类似这样的常用软件也可完成的操作，经过硬件加速后这些操作可获得极大的性能提高。

如果在系统设计中采用FPGA，那么在设计周期的任何时候都可以添加定制的硬件。设计者可以立刻编写软件代码，并可在最终定稿之前在硬件部分上运行。此外，还可以采取增量法来决定哪部分代码用硬件而不是用软件来实现。FPGA供应商所提供的开发工具可实现硬件和软件之间的无缝切换，这便是在服务器集群中大规模设置FPGA加速板卡的目的。

另外，采用的PCIE×8接口，PCIE接口采用了目前业内流行的点对点串行连接，能提供更高的传输速率和质量。PCIE的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16，规格从1条通道连接到32通道，不同的通道数主要是对带宽产生影响，通常情况下采用的X8的接口。

SFP+(Small Form-factor Pluggables)接口，用于将千兆位电信号转换为光信号，且该SFP+接口是SFP接口的升级版，能够在与SFP接口相同尺寸的情况下拥有数倍于SFP接口的传输速率，达到10G，两路的设计足以满足大部分计算的需求。

SODIMM(Small Outline Dual In-line Memory Module，小型双列直插式内存模块)，它是一种类型的计算机内存模组，用于为计算提供充足的内存。同时还存在一定容量的NOR FLASH存储芯片，这是很常见的一种存储芯片, 其拥有掉电数据不丢失、程序可以直接在FLASH片内执行的特点，因此,在嵌入式系统中,NOR FLASH存储芯片很适合作为启动程序的存储介质.NOR FLASH存储芯片对数据的读取只要能够提供数据的地址,数据总线就能够正确的给出数据。

JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，包括本申请所提供的FPGA器件等。

与母卡100垂直相连，利用集成的供电模组为母卡提供预设电压和预设电流的电源子卡200。

因为将原存在于FPGA加速板卡的供电模组剥离了出来，本申请将剥离出的供电模组单独设置为一个电源子卡，是因为在现有技术所提供的FPGA 加速板卡中，各功能元器件之间经常会进行高速信号的传输，而与它们混杂设置在同一块板上的供电模组经常会对这些高速信号进行干扰，使得对FPGA 加速板卡高效的运行制造了障碍，且极大的影响了稳定性。

本申请通过将供电模组单独剥离出来形成一个单独的电源子卡，并充分利用一个槽位厚度的标准，垂直的安装于母卡100上，即，该电源子卡的高度并不超过槽位的厚度，可以做到与设置在水平放置的母卡上的各功能元器件的高度一致，这样的设计不仅无需使供电模组与其它功能元器件混杂在一起，很大程度上减小了供电模组对板内高速信号的影响，还充分的利用了一个槽位厚度的竖直方向上的空间，能够不占用长度上的空间，能够达到更高的集成度，使得本申请提供的这种FPGA加速板卡符合半长半高和一个槽位厚度标准，能够在规定的一个全长全高、一个槽位厚度标准的槽位中，由现有技术只能够设置一个旧式FPGA加速板卡到能够设置两个本申请提供的这种 FPGA加速板卡。，能够在不增加槽位的情况下，使得FPGA硬件加速效果达到成倍的提高，计算更多的数据量和拥有更快的计算速度。

至于具体怎样将电源子卡200垂直的安装在母卡100上，本申请实施例结合具体的实际情况提出两种安装方式，为可拆卸的安装和固定的安装两种，当然，也可以存在其它更加符合特殊场合的安装方式，这里只是针对最常见的场景提出的两种最为常用和简单易懂的方案供参考，此处并不做具体限定。

可选的，电源子卡200可拆卸的垂直安装在母卡100上。

可选的，母卡100上设置有连接器，连接器上开有第一预设数量的插槽；电源子卡200设置有与插槽数量相同的第一插针，第一插针垂直的插入插槽。

即，在母卡100上设置有一个专用的连接器，该连接器用于与电源子卡 200连接，以使电源子卡200通过该连接器实现对母卡100上的各功能元器件实现预设电流和预设电压的供应，使得母卡100上的各功能元器件正常工作。具体的，可以采用针脚和插槽的方式，即该连接器上开有预设数量的插槽，相对应的在电源子卡200上开有相同数量的插针，通过将每一个插针插入对应的插槽实现良好、稳固的连接；也可以采用其它可行的方式，并不做具体的限定，只需要能够实现开拆卸的将电源子卡200安装于母卡100上，其能够实现稳定的供电即可。插槽和插针的数量也是一样，并不做具体数量的限定，应视实际具体的情况结合各种影响因素和要求来进行最适合的选择。

可拆卸的一个最大的好处就是，模块化的设计使得在某一部分损坏导致无法继续使用时，只需更坏相应的部件即可，可以有效的节省运维成本。

可选的，电源子卡200焊接在母卡100上。

可选的，母卡100上开有第二预设数量的孔洞；电源子卡200设置有与孔洞数量相同的第二插针，第二插针垂直焊接在孔洞中。

而采用固定的安装方式，就无需设置专用的用于可拆卸安装的连接器，最简单就是采用焊接式，即在母卡100上开有预设数量的贯穿孔，将电源子卡200上相同数量的针脚插入对应的贯穿孔中，并将两者焊接牢固以此来实现连接。这种方式由于抛弃了开拆卸的模块化设计，能够进一步的提高集成度、降低制造成本。

可选的，FPGA加速板卡的尺寸符合半高半长和一个槽位厚度标准。

可选的，FPGA加速板卡的尺寸具体为高度68mm，长度为167mm，厚度为21mm。

服务器集群中规定的标准为：全长334mm，全长176mm，以及以21mm 为一个厚度单位的槽位尺寸。本申请所提供的新型FPGA加速板卡通过如上述的设计，使得其符合半高68mm、半长167mm以及21mm的厚度标准，能够在原先只能设置一个旧式FPGA加速板卡的空间内设置两个新型的FPGA 加速板卡，能够在不增加槽位的情况下，使得FPGA硬件加速效果达到成倍的提高，计算更多的数据量和拥有更快的计算速度。

可选的，供电模组具体为六路电源。

可选的，FPGA芯片具体为Arria 10 GX 10AX115H3F34E2SG芯片。

本申请还提供了一种服务器集群，该服务器集群设置有如上述内容描述的FPGA加速板卡。

基于上述技术方案，通过将现有FPGA加速板卡拆分为供电模组所在的电源子卡以及集成有FPGA芯片和其它功能元器件的母卡，并充分利用槽位本身的厚度，将电源子卡垂直安装在母卡上，使得电源子卡不占用该FPGA加速板卡的长度。提供了一种集成度更高、占用槽位空间更小的FPGA加速板卡，能够在同样数量的服务器槽位中设置更多的FPGA加速板卡，运算速度更快。

下面请参见图3，图3为本申请实施例所提供的一种服务器集群的结构框图。

如图3所示，在槽位数量和槽位的尺寸标准不改变的前提下，本申请实施例能够在一个全长全高、一个厚度标准的槽位中设置两个如上述内容提供的新型FPGA加速板卡，较之现有技术中在一个槽位中只能设置一个的现状，由明显变化，使得FPGA加速板卡的集成度更高，占用空间更小，在槽位有限、不对槽位尺寸本身进行改造时，能够在同一个服务器集群中设置两倍于现有技术数量的FPGA加速板卡，带来了更快的运算速度。因为情况复杂，无法一一列举进行阐述，本领域技术人员应能意识到更具本申请提供的基本方法原理结合实际情况可以存在很多的例子，在不付出足够的创造性劳动下，应均在本申请的保护范围内。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。