本实用新型属于电力系统自动化技术领域，具体涉及一种基于多核处理器的直流控制保护系统。
背景技术：
随着直流和电力电子技术的不断革新，对控制保护系统的整体性能要求越来越高，主要集中在计算性能、集成度、通信总线等各个方面。作为控制保护二次系统的主机，以“更小、更快、更简单、更安全”的原则进行系统架构设计，才能满足直流控制保护专业持续发展以及电网用户的需求。
目前的直流控制保护系统的多插件式架构，结构体积较大，不利于系统的推行。
技术实现要素：
针对上述问题，本实用新型提出一种基于多核处理器的直流控制保护系统，实现了主机小型化的目标，使用高性能多核处理器构成的单板计算机替代了目前直流控制保护系统的多插件式架构，能够满足功能高度集成和广泛的通用性需求。
实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：
一种基于多核处理器的直流控制保护系统，包括至少两个主机，所述主机包括第一多核CPU1、第二多核CPU2、第一FPGA芯片、第二FPGA芯片和外部接口电路；
所述第一多核CPU1的数据传输端与第二多核CPU2的数据传输端通过Hyper Link总线互联，二者之间采用内存映射的机制进行相互数据访问；
所述第一多核CPU1的数据传输端与第一FPGA芯片的数据传输端、第二多核CPU2的数据传输端与第二FPGA芯片的数据传输端之间分别通过PCIe总线互连，用于进行高速数据交互；
所述第一FPGA芯片的数据传输端和第二FPGA芯片的数据传输端通过高速总线相连，用于实现数据共享和相互校验；
所述第一FPGA芯片的数据传输端和第二FPGA芯片的数据传输端还分别与外部接口相连，用于实现接口扩展；
各主机之间通过分布式总线相连，形成级联结构。
作为本实用新型的进一步改进，所述第一多核CPU1和第二多核CPU2对等设置。
作为本实用新型的进一步改进，所述第一多核CPU1和第二多核CPU2均为66AK2H多核处理器；所述第一多核CPU1的4核ARM负责装置管理、事件录波和人机通信，所述第一多核CPU1的8核DSP负责保护控制应用逻辑；所述第二多核CPU2的4核ARM和8核DSP均负责应用逻辑。
作为本实用新型的进一步改进，当第一多核CPU1、第二多核CPU2均收到对方和自身的保护元件动作信号时，第一多核CPU1输出动作命令，第二多核CPU2输出启动命令，分别通过第一FPGA芯片和第二FPGA芯片驱动与外部接口电路相连的I/O装置实际出口。
作为本实用新型的进一步改进，所述分布式总线的速率为5Gbps，支持点对点连接和环网通信。
作为本实用新型的进一步改进，所述HyperLink总线的速率为50Gpbs。
本实用新型的有益效果：
本实用新型采用的是多核CPU架构，可以提升主机的计算性能同时，又不带来整个功耗的提升，通过FPGA芯片进行灵活的对外通信接口扩展，极大地提升了系统集成度，减少了换流站屏柜数量，双CPU和双FPGA的独立配合以及之间的实时数据共享，可以实现应用逻辑的互校功能和通信数据的收发冗余机制，达到提高系统可靠性的要求。
附图说明
图1为基于多核处理器的直流控制保护系统结构图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
下面结合附图对本实用新型的应用原理作详细的描述。
如图1所示，一种基于多核处理器的直流控制保护系统，包括至少两个主机，所述主机包括第一多核CPU1、第二多核CPU2、第一FPGA芯片、第二FPGA芯片和外部接口电路；
所述第一多核CPU1和第二多核CPU2优选为对等设置，且所述第一多核CPU1的数据传输端与第二多核CPU2的数据传输端通过Hyper Link总线互联，所述Hyper Link总线的速率为50Gpbs，二者之间采用内存映射的机制进行相互数据访问，实现直流双重化保护的逻辑互校；在本实用新型的一种具体实施方式中，所述第一多核CPU1和第二多核CPU2均为66AK2H多核处理器(含4核1.4GHz ARM A15和8核1.2GHz C66x DSP)；在实际使用时，标准配置一个CPU1，满足大部分应用需求，对于直流保护、换流变保护、滤波器保护集成到一起的需求，当单个CPU无法满足应用需求，可以使用双CPU配置，其中，第一多核CPU1的4核ARM负责装置管理、事件录波和人机通信，所述第一多核CPU1的8核DSP负责保护控制应用逻辑；第二多核CPU2的4核ARM和8核DSP均负责应用逻辑。
所述第一多核CPU1的数据传输端与第一FPGA芯片的数据传输端、第二多核CPU2的数据传输端与第二FPGA芯片的数据传输端之间分别通过PCIe总线互连，用于进行高速数据交互；
所述第一FPGA芯片的数据传输端和第二FPGA芯片的数据传输端通过高速总线相连，用于实现数据共享和相互校验，以满足通信冗余可靠要求；
所述第一FPGA芯片的数据传输端和第二FPGA芯片的数据传输端还分别与外部接口相连，用于实现接口扩展，实现了使用双FPGA来扩展主机的对外接口和实现对外通信功能，包含直流系统的站间、极间、系统间通信需求；
各主机之间通过分布式总线相连，形成级联结构，所述分布式总线的速率为5Gbps，支持点对点连接和环网通信，实现主机内外部总线的贯通，支持多主机的数据共享和实时协同工作，构建更大规模的控制保护单元，计算资源和性能大幅提升，使得直流控制保护等应用功能的灵活部署变得更为方便，且解决了对于单个主机不能满足性能要求的应用场景，使用分布式总线实现多个主机的灵活级联，分布式总线不但共享数据还包括同步机制，协同多主机的运行时序配合。分布式系统总线实质是多个主机的共享内存实时映射。利用同步帧和转发延时测量，能够实现多个主机的中断严格同步。
对于“双重化保护启动+动作”需求，第一多核CPU1、第二多核CPU2分别承担保护、启动逻辑。第一多核CPU1、第二多核CPU2的保护逻辑完全相同，CPU实时向对方传输自身的保护元件动作信号，执行完整的“动作+动作”校验，当第一多核CPU1、第二多核CPU2均收到对方和自身的保护元件动作信号时，第一多核CPU1输出动作命令，第二多核CPU2输出启动命令，分别通过第一FPGA芯片和第二FPGA芯片驱动与外部接口电路相连的I/O装置实际出口。
综上所述：
本实用新型实现了直流控制保护系统的高性能、高集成度、高可靠性要求，节省换流站二次设备的维护成本；CPU间、FPGA间、主机间的各种高速总线既实现了大数据量的快速吞吐，实时交互，也使得系统内部可以实现多环节冗余互校机制，有利于提升系统运行的长期可靠性；且用于主机间的分布式总线还可以实现系统的开放性互联，贯通主机内外总线，构建更大规模的控制保护单元。
以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。