本实用新型涉及板卡技术领域，特别是涉及一种CPCI(Compact Peripheral Component Interconnect，紧凑型外设部件互连标准)模块和主板。
背景技术：
信息技术的飞速发展和信息网络的迅速扩展，对各个领域产生深刻的影响，很多传统产业为提高生产效率进行网络化技术升级。传统的商用计算机已不能满足工业、国防等领域对可靠性和抗干扰性的要求，需要对计算机进行加固处理。常见的加固嵌入式计算机架构CPCI、ETX(Embedded Technology eXtended，嵌入式技术扩展)等计算机模块(Computer on Module)结构，但是现有的CPCI模块还存在扩展性差、内存小等问题。
技术实现要素：
鉴于上述问题，本实用新型实施例提供一种CPCI模块和主板，以解决现有技术中CPCI模块扩展性差、内存小等问题。
为了解决上述问题，本实用新型实施例公开了一种CPCI模块，包括：
BIOS芯片、包括PCI接口的处理器、南桥芯片、PCI-PCI桥片、外部总线；
所述BIOS芯片连接所述处理器，以启动所述处理器；
所述处理器的PCI接口通过PCI总线连接所述PCI-PCI桥片，所述PCI-PCI桥片连接所述外部总线，以通过所述外部总线连接外部的PCI设备；
所述处理器通过所述PCI总线连接所述南桥芯片，所述南桥芯片包括显示控制器和SATA接口，所述显示控制器连接所述外部总线，所述SATA接口连接外部的存储设备，以使所述处理器连接外部的显示设备和存储设备。
可选地，所述BIOS芯片包括LPC Flash和SPI Flash中的至少一种。
可选地，所述LPC Flash和所述SPI Flash在PCB板上的布局为兼容封装。
可选地，所述PCI接口为PCI/PCI-X控制器；
所述PCI/PCI-X控制器通过PCI总线连接所述PCI-PCI桥片。
可选地，所述CPCI模块还包括PHY芯片，所述处理器还包括GMAC控制器；
所述GMAC控制器通过RGMII接口连接所述PHY芯片，所述PHY芯片通过变压器连接所述外部总线，以连接以太网。
可选地，所述CPCI模块还包括调试接口；
所述处理器连接所述调试接口，所述调试接口连接所述外部总线，以对所述处理器进行调试。
可选地，所述CPCI模块还包括RTC模块，所述南桥芯片还包括I2C接口；
所述南桥芯片的I2C接口连接所述RTC模块。
可选地，所述CPCI模块还包括第一内存颗粒和第二内存颗粒；
所述处理器连接所述第一内存颗粒；
所述南桥芯片连接所述第二内存颗粒。
可选地，所述处理器为龙芯2J1500处理器，所述南桥芯片为龙芯1A南桥芯片。
本实用新型还提供一种主板，所述主板包括上述的CPCI模块。
本实用新型实施例包括以下优点：
CPCI模块包括BIOS芯片、处理器、南桥芯片、PCI-PCI桥片、外部总线，BIOS芯片连接处理器，以启动处理器；处理器包括PCI接口，PCI接口通过PCI总线连接PCI-PCI桥片，PCI-PCI桥片连接外部总线，以通过外部总线连接外部的PCI设备；处理器通过PCI总线连接南桥芯片，南桥芯片包括显示控制器和SATA接口，显示控制器连接外部总线，SATA接口连接外部的存储设备，以使处理器连接外部的显示设备和存储设备。本实用新型的CPCI模块提供了多种扩展方式，如PCI-PCI桥片可以挂载多个PCI设备，南桥芯片可以支持用户进行各种应用需求的扩展，如搭配不同的显示屏幕、存储设备等。
附图说明
图1是本实用新型的一种CPCI模块的结构示意图之一；
图2是本实用新型的一种CPCI模块的结构示意图之二；
图3是本实用新型的PCB封装示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参照图1，示出了本实用新型的一种CPCI模块的结构示意图。所述CPCI模块包括：
BIOS芯片101、包括PCI接口的处理器102、PCI-PCI(Peripheral Component Interconnect，外设部件互连标准)桥片103、南桥芯片104、外部总线105；
所述BIOS芯片101连接所述处理器102，以启动所述处理器102；
所述处理器的PCI接口通过PCI总线106连接所述PCI-PCI桥片103，所述PCI-PCI桥片103连接所述外部总线105，以通过所述外部总线105连接外部的PCI设备；
所述处理器102通过所述PCI总线106连接所述南桥芯片104，所述南桥芯片104包括显示控制器1041和SATA(Serial Advanced Technology Attachment，串行高级技术附件)接口1042，所述显示控制器1041连接所述外部总线105，所述SATA接口1042连接外部的存储设备，以使所述处理器102连接外部的显示设备和存储设备。
本实施例中，CPCI模块的BIOS芯片101连接处理器102，可以通过BIOS芯片启动处理器102。
处理器102包括PCI接口，PCI接口通过PCI总线106连接PCI-PCI桥片103，PCI-PCI桥片103连接外部总线105，外部总线105连接外部的PCI设备。CPCI模块具有PCI-PCI桥片103，可以支持多个PCI设备。例如，可以连接PCI网卡、PCI显卡、PCI桥片等，实现多种功能扩展。PCI-PCI桥片103连接外部总线105时也可以采用PCI总线。PCI总线是一种局部总线，具有高速、可靠、扩展性好等优点，可以实现即插即用、自动配置、共享中断、多路复用等功能。外部总线105采用符合PICMG 2.0规范的Compact PCI接口，数据宽度为32位，总线频率为33MHz。Compact PCI是一种基于标准PCI总线的小巧而坚固的高性能总线技术。
处理器102通过PCI总线106连接南桥芯片104。南桥芯片104包括显示控制器1041和SATA接口，还可以包括其他接口，如USB接口(Universal Serial Bus，通用串行总线)、SPI(Serial Peripheral Interface，串行外设接口)接口、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)接口等等。本实用新型对此不作详细限定，可以根据实际情况进行设置。南桥芯片104中的显示控制器1041连接外部总线105，从而使处理器102可以连接外部的显示设备，如连接多种显示屏幕、触摸屏。南桥芯片104还可以通过SATA接口1042连接外部的存储设备，如mSATA固态硬盘、Nand Flash等等。外部的存储设备用于存储操作系统文件。本实用新型对外部的显示设备和存储设备不作详细限定，可以根据实际情况进行选取。
可选地，参照图2所示的CPCI模块的结构示意图，所述BIOS芯片101包括LPC(Low Pin Count，并行总线协议)Flash(存储芯片)1011和SPI Flash1012中的至少一种。
本实施例中，BIOS芯片101可以包括LPC Flash1011和SPI Flash1012中的至少一种。具体地，启动处理器102可以采用LPC BOOT(启动)的方式，也可以采用SPI BOOT的方式。本实用新型对此不作详细限定，可以根据实际情况进行设置。LPC是基于Intel标准的33MHz 4bit并行总线协议，SPI是一种高速的、全双工、同步的通信总线。
可选地，参照图3所示的PCB板封装示意图，所述LPC Flash1011和所述SPI Flash1012在PCB(Printed Circuit Board，印制电路板)板上的布局为兼容封装。
本实施例中，两种BIOS芯片在PCB板上的布局可重叠设计，如图3所示，外围32pin的U9芯片为LPC BOOT方式的LPC Flash1011，内部8Pin的U11芯片为SPI BOOT方式的SPI Flash1012。将两种BIOS芯片兼容封装在PCB板上，可以节省设计成本、节约板卡的布局空间。
可选地，参照图2所示的CPCI模块的结构示意图，所述PCI接口为PCI/PCI-X控制器1021；
所述PCI/PCI-X控制器1021通过PCI总线106连接所述PCI-PCI桥片103。
本实施例中，处理器102中的PCI/PCI-X控制器1021通过PCI总线106连接PCI-PCI桥片103，从而实现处理器102通过PCI-PCI桥片103连接外部的PCI设备。
可选地，所述CPCI模块还包括PHY(Physical Layer，物理层)芯片107，所述处理器102还包括GMAC(Gigabit Ethermnet Access Control，千兆以太网媒体接入控制器)控制器1022；
所述GMAC控制器1022通过RGMII(Reduced Gigabit Media Independent Interface，吉比特介质独立接口)接口连接所述PHY芯片107，所述PHY芯片107通过变压器108连接所述外部总线105，以连接以太网。
本实施例中，见图2所示，处理器102包括GMAC控制器1022，GMAC控制器1022通过RGMII接口连接PHY芯片107，PHY芯片107通过变压器108连接外部总线105，使得处理器102可以通过PHY芯片107连接外部的以太网。CPCI模块可以包括2个PHY芯片，GMAC控制器1022分别连接两个PHY芯片，从而可以支持2个10/100/1000Mbps以太网接口。
可选地，所述CPCI模块还包括调试接口109；
所述处理器102连接所述调试接口109，所述调试接口109连接所述外部总线105，以对所述处理器102进行调试。
本实施例中，可以采用RS232作为调试接口109，通过调试接口109将处理器102连接到外部的设备上，从而对处理器102进行调试。RS232是个人计算机上的通讯接口之一，由电子工业协会(Electronic Industries Association，EIA)所制定的异步传输标准接口。
可选地，所述CPCI模块还包括RTC(Real-Time Clock，实时时钟)模块110，所述南桥芯片104还包括I2C(Inter-Integrated Circuit，内部整合电路)接口1043；
所述南桥芯片104的I2C接口1043连接所述RTC模块109。
本实施例中，CPCI模块还包括RTC模块110，南桥芯片104的I2C接口1043通过I2C总线连接RTC模块110，RTC模块110为南桥芯片104提供实时时钟信号。I2C总线是一种串行通讯总线，使用多主从架构，用于连接微控制器及其外围设备。
可选地，所述CPCI模块还包括第一内存颗粒111和第二内存颗粒112；
所述处理器102连接所述第一内存颗粒111；
所述南桥芯片104连接所述第二内存颗粒112。
本实施例中，处理器102还可以包括DDR3内存控制器，DDR3内存控制器连接第一内存颗粒111。南桥芯片104连接第二内存颗粒112，用于存储南桥芯片104的数据。第一内存颗粒111可以是2GB的DDR3内存颗粒，第二内存颗粒112可以是2GB的DDR3内存颗粒，也可以是2GB的DDR2内存颗粒。本实用新型对第一内存颗粒和第二内存颗粒不作详细限定，可以根据实际情况进行选取。由于处理器102集成了DDR3内存控制器，提升了主板的计算和数据传输能力。
可选地，所述处理器102为龙芯2J1500处理器，所述南桥芯片104为龙芯1A南桥芯片。
本实施例中，处理器102可以采用龙芯2J1500处理器，南桥芯片可以采用龙芯1A南桥芯片，本实用新型对此不作详细限定，可以根据实际情况进行选取。选取国产的处理器和南桥芯片，提高了CPCI模块的国产化率。
本实用新型还提供了一种主板，所述主板包括上述的CPCI模块。
综上所述，本实用新型中，BIOS芯片连接处理器，以启动处理器；处理器包括PCI接口，PCI接口通过PCI总线连接PCI-PCI桥片，PCI-PCI桥片连接外部总线，以通过外部总线连接外部的PCI设备；处理器通过PCI总线连接南桥芯片，南桥芯片包括显示控制器和SATA接口，显示控制器连接外部总线，SATA接口连接外部的存储设备，以使处理器连接外部的显示设备和存储设备。本实用新型的CPCI模块提供了多种扩展方式，如PCI-PCI桥片可以挂载多个PCI设备，南桥芯片可以支持用户进行各种应用需求的扩展，如搭配不同的显示屏幕、存储设备等。进一步的，双BIOS芯片在PCB板上的布局为封装兼容，节约了设计成本，节省了布局空间。
以上对本实用新型所提供的一种CPCI模块和主板，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。