用于向量的元素排序的装置、方法和系统与流程
本公开总体上涉及电子学，更具体地，本公开的实施例涉及用于向量的元素排序的装置、方法和系统。
背景技术：
处理器或处理器集合执行来自指令集(例如，指令集架构(isa))的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(i/o)。应当注意，术语“指令”在本文中可以指宏指令或指微指令，该宏指令例如，提供给处理器供执行的指令，该微指令例如，由处理器的解码器解码宏指令所产生的指令。
附图说明
在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：
图1图示根据本公开的实施例的耦合至存储器的硬件处理器。
图2图示根据本公开的实施例的排序操作。
图3图示根据本公开的实施例的排序操作。
图4图示根据本公开的实施例的用于解码并执行填充比较矩阵指令的硬件处理器。
图5图示根据本公开的实施例的用于解码并执行填充控制向量指令的硬件处理器。
图6图示根据本公开的实施例的用于解码并执行向量置换索引指令的硬件处理器。
图7图示根据本公开的实施例的用于解码并执行向量置换值指令的硬件处理器。
图8图示根据本公开的实施例的用于解码并执行向量置换指令的硬件处理器。
图9图示根据本公开的实施例的用于解码并执行填充第一比较三角形部分指令的硬件处理器。
图10图示根据本公开的实施例的用于解码并执行填充控制向量指令的硬件处理器。
图11图示根据本公开的实施例的用于解码并执行填充第二比较三角形部分指令的硬件处理器。
图12图示根据本公开的实施例的用于解码并执行向量置换指令的硬件处理器。
图13图示根据本公开的实施例的用于解码并执行属性计数指令的硬件处理器。
图14图示根据本公开的实施例的流程图。
图15a是图示根据本公开的实施例的通用向量友好指令格式及其a类指令模板的框图。
图15b是图示根据本公开的实施例的通用向量友好指令格式及其b类指令模板的框图。
图16a是图示根据本公开的实施例的用于图15a和图15b中的通用向量友好指令格式的字段的框图。
图16b是图示根据本公开的一个实施例的构成完整操作码字段的图16a中的专用向量友好指令格式的字段的框图。
图16c是图示根据本公开的一个实施例的构成寄存器索引字段的图16a中的专用向量友好指令格式的字段的框图。
图16d是图示根据本公开的一个实施例的构成扩充操作字段1550的图16a中的专用向量友好指令格式的字段的框图。
图17是根据本公开的一个实施例的寄存器架构的框图。
图18a是图示根据本公开的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线两者的框图。
图18b是图示根据本公开的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性寄存器重命名的乱序发布/执行架构核两者的框图。
图19a是根据本公开的实施例的单个处理器核以及其到管芯上互连网络的连接以及它的第2级(l2)高速缓存的本地子集的框图。
图19b是根据本公开的实施例的图19a中的处理器核的部分的展开图。
图20是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图。
图21是根据本公开的一个实施例的系统的框图。
图22是根据本公开的实施例的更具体的示例性系统的框图。
图23所示的是根据本公开的实施例的第二更具体的示例性系统的框图。
图24示出的是根据本公开的实施例的芯片上系统(soc)的框图。
图25是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。
具体实施方式
在以下描述中，陈述了众多特定细节。然而，应当理解，可不通过这些具体细节来实践本公开的实施例。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。
说明书中提到“一个实施例”、“实施例”、“示例实施例”等指示所描述的实施例可包括特定的特征、结构或特性，但是，每一个实施例可以不一定包括该特定的特征、结构或特性。此外，此类短语不一定是指同一个实施例。此外，当结合实施例描述特定的特征、结构或特性时，认为结合无论是否被明确描述的其他实施例而影响此类特征、结构或特性是在本领域技术人员的知识范围之内的。
(例如，具有一个或多个核的)(例如，硬件)处理器可执行指令(例如，指令的线程)以对数据操作，从而例如执行算术、逻辑或其他功能。例如，软件可请求操作，并且硬件处理器(例如，该硬件处理器的一个或多个核)可响应于该请求而执行该操作。操作的一个非限制性示例是用于输入(例如，数值上)未排序的多个元素并输出(例如，数值上)经排序的多个元素的置换操作。在某些实施例中，可利用单条指令或多条指令的执行来完成置换操作。
图1图示根据本公开的实施例的耦合至(例如，连接至)存储器110的硬件处理器100。所描绘的硬件处理器100包括硬件解码器102(例如，解码单元)和硬件执行单元104。所描绘的硬件处理器100包括(多个)寄存器106。寄存器可包括用于执行例如附加于或替代于对存储器110中的数据的访问(例如，加载或存储)的操作的一个或多个寄存器。注意，本文中的附图可能没有描绘所有的数据通信连接。本领域技术人员将认识到，这样做是为了不使附图中的某些细节模糊。注意，附图中的双向箭头可以不要求双向通信，例如，它可以指示单向通信(例如，去往或来自那个组件或设备)。通信路径中的任一路径或所有组合可用于本文中的某些实施例。
硬件解码器102可接收(例如，单条)指令(例如，宏指令)，并将该指令解码为例如微指令和/或微操作。硬件执行单元104可执行经解码的指令(例如，宏指令)以执行一个或多个操作。供由解码器102解码的指令以及对于将由执行单元104执行的经解码的指令可以是本文中例如参照图4-图13所讨论的任何指令。本文中的某些实施例可提供(例如，寄存器中的)具有用于对于被比较的元素的向右和向左比较的不同操作的跨通道比较指令。本文中的某些实施例可提供数值排序指令或指令序列。本文中的某些实施例可提供(例如，寄存器中的)具有排除比较输入元素中的一个或多个的跨通道比较指令。
本文中的某些实施例解决了当例如在一个或多个寄存器内对值排序时重复值出现多次的问题。示例指令或指令序列是每个元素与所有元素的多对多(例如，方形)比较。另一示例是每个元素(例如，位置)与所有其他元素(例如，排除被比较的值)的比较。在一个实施例中，基于比较的结果，在寄存器内置换元素，从而导致(例如，从右向左或从左向右按顺序增加的值的)所有元素的有序放置。现在转到图2和图3，图2图示根据本公开的实施例的排序操作，图3图示根据本公开的实施例的排序操作。
排序序列的一个示例是三个操作：
(1)zmm1＝vconf_sqr_gt(zmm_index)；
(2)zmm_control＝vpopcnt(zmml)；以及
(3)zmm_res＝vpush_perm(zmm_index,zmm_control)。
其中，(1)是(例如，寄存器中的)用于执行以下步骤的操作的实施例：通过根据单个类型的比较操作(例如，图2和图3中的大于(gt)操作)将输入向量(例如，图2中的输入向量220和图3中的输入向量320)的每个值与输入向量的所有值(例如，元素位置)比较来填充比较矩阵(例如，图2中的比较矩阵222和图3中的比较矩阵322)。zmm_index可以是用于存储在图2和图3中将被排序的数据的寄存器。注意，虽然偏移(例如，进入向量或紧缩数据的索引)被示出为从右向左增加，但是该偏移可从左向右增加。vconf_sqr_gt操作(例如，指令)可包括对于大于(gt)比较操作的方形冲突操作的规范(例如，取元素，并将该元素与输入向量中的所有其他元素比较；对所有元素重复那个步骤)。
其中，(2)是用于填充控制向量(例如，图2中的控制向量230和图3中的控制向量330)的操作的实施例。例如，比较矩阵的每列中的值的和(例如，被设置为高的位的数量)。注意，虽然出于说明性目的示出二维方形比较矩阵，但是能以任何方式来放置比较矩阵，例如，比较矩阵的每一行可被放置为(例如，被映射至寄存器的)一维数组的部分。在一个实施例中，多维数组(例如，矩阵)例如按列为主的顺序或行为主的顺序被映射至线性存储。
其中，(3)是(例如，寄存器中的)用于执行以下步骤的操作的实施例：基于输入向量(例如，图2中的输入向量220和图3中的输入向量320)的输入操作数和控制向量(例如，图2中的控制向量230和图3中的控制向量330)来填充输出向量(例如，图2中的输出向量232和图3中的输出向量332)。控制向量(例如，图2中的控制向量230和图3中的控制向量330)可将对应的输入向量(例如，图2中的输入向量220和图3中的输入向量320)的位的位置(例如，偏移)指示为该控制向量的值，例如，存储在图2中的控制向量230的最后偏移位置(例如，偏移5)处的值是值0，存储在图2中的输入向量220的最后偏移位置(例如，偏移5)处的值是值1，因此，该值1将被存储在输出向量232中的零偏移中。由于图2中的输入向量220(例如，输入寄存器)中的所有元素是唯一的，因此(例如，通过上述操作(1))对比较矩阵的填充和/或(例如，通过上述操作(2))对控制向量的填充在输出向量中生成针对输入向量的唯一偏移。然而，在图3中，值3和值7在输入向量320中是重复的(例如，出现多于一次)，因此，单个类型的比较操作(例如，图2和图3中的每个图中的大于(gt)操作)没有考虑重复，故相同的值将被置换到输出向量中的相同偏移，例如，push_perm操作(例如，指令)将会将重复值置换到所得到的输出向量中的相同位置。因此，图3中的*指示相比输入向量320的在输出向量332中的数据损失(例如，没有内容被写入那个元素)。注意，虽然作为示例利用了zmm寄存器，但是在某些实施例中，可利用具有任何位尺寸的一个或多个其他寄存器。注意，操作名称(例如，vconf_sqr_gt)仅是示例，并且可使用其他名称或指示符。作为示例，在某些附图中利用操作(例如，指令)名称。
本文中的某些实施例提供用于对输入向量执行两个或更多个不同类型的操作以填充比较矩阵的操作(例如，指令或指令序列)。本文中的某些实施例提供用于对少于输入向量或比较矩阵的全部的一部分执行反对称操作以例如填充比较矩阵的至少部分的操作(例如，指令或指令序列)。在一个实施例中，对在(例如，并且包括)主对角线上方的三角形部分(例如，图2中的(示出为有阴影的)主对角线226上方的三角形部分224和图3中的(示出为有阴影的)主对角线326上方的三角形部分324)和在(例如，并且包括)主对角线下方的三角形部分(例如，图2中的主对角线226下方的三角形部分228和图3中的主对角线326下方和/或包括主对角线326的三角形部分326)执行不同的比较。例如，在以下图4中，可执行大于或等于(ge)操作以与被取得的元素左边(例如，或右边)的元素进行比较，并且可(例如，通过单条vconf_sqr_rl指令)执行大于操作以与被取得的元素右边(例如，或左边的元素)进行比较，随后例如基于该结果来生成置换(或排序)控制。该实施例中的此类指令的结果对于所有重复值具有不同的值，因此，后续的置换(例如，排序)将不导致(例如，实质的)信息损失。本文中的某些实施例提供稳定的排序，从而例如保持具有相等索引(例如，键值)的值(例如，记录)的顺序。在一个实施例中，要置换(或排序)的数据结构是使每个数据元素(例如，记录)由相应的索引(例如，键值)参引的列表。术语“大于或等于”可以指当第一值大于或者等于第二值时返回真(例如，逻辑1)的操作。
注意，术语“主对角线”可以指从矩阵的右上角延伸到左下角的对角线(例如，有时称为反对角线)，但是例如取决于输入向量的偏移增加所在方向的定向，它也可以指从矩阵的左上角延伸到右下角的对角线。
在某些实施例中，三角形形状的区域冲突操作(例如，指令)(例如，vconflict或vconf_tri_eq)可包括“等于”操作。在一个实施例中，操作(例如，指令)对于主对角线上方的左上(或右下)三角形部分中的重复值添加附加位，因此，重复值在例如zmm_control中被区分。
用于具有重复值的输入向量的排序序列的一个示例是五个操作：
(1)zmm1＝vconf_sqr_gt(zmm_index)
(2)zmm2＝vconf_tri_eq(zmm_index)
(3)zmm3＝vpor(zmm1.zmm2)
(4)zmm_control＝vpopcnt(zmm3)
(5)zmm_res＝vpush_perm(zmm_index,zmm_control),
其中，(2)可与(1)并行地完成，随后，例如通过vpor指令将结果组合到单个向量。在一个实施例中，该排序序列是5条指令以及3*n*(n-l)/2次比较，其中，n是输入向量(例如，寄存器)中的元素的数量。
用于具有重复值的输入向量的排序序列的另一示例是三个操作以及n*(n-1)次比较：
(1)zmm1＝vconf_sqr_rl(zmm_index,imm8＝gt:ge)
(2)zmm_control＝vpopcnt(zmml)
(3)zmm_res＝vpush_perm(zmm_index,zmm_control),
它们可以是与上文中非重复情况相同数量的操作(例如，指令)，并且比上文紧接的五操作(例如，指令)序列少两个操作(例如，指令)。在一个实施例中，编译器或二进制转换器可检测五操作(例如，指令)序列，并且无论是否存在重复值都用该三操作(例如，指令)序列来替换，例如用于完整的寄存器中排序。
在一个实施例中，指令具有针对其字段的如下格式：
vconf_sqr_rl{b,w,d,q}destination,source,comparisonvalues(e.g.,immediatevalue)(vconf_sqr_rl{b,w,d,q}目的地,源,比较值(例如，立即数值))，其中，{}指示所支持的元素的示例尺寸，例如，分别为字节、字、双字和四字。
该指令的执行的伪代码可以如下：
with(kl,vl)＝forexample,(64,512),(32,512),(16,512),(8,512)
(对于(kl,vl)＝例如(64,512),(32,512),(16,512),(8,512))//其中，kl是源/目的地向量中的元素的数量，并且vl是向量长度，
dest＝destinationregister,memoryaddress,orimmediatevalue,
(dest＝目的地寄存器,存储器地址或立即数值，)
source＝sourceregister,memoryaddress,orimmediatevalue,
(source＝源寄存器,存储器地址或立即数值，)
s＝vl/kl//每个元素按位的尺寸
op0＝imm8[3:0]//用于(例如，用于最右边元素或最左边元素中的一者的)第一操作的操作码
op1＝imm8[7:4]//用于(例如，用于最左边元素或最右边元素中的另一者的)第二(例如，不同的)操作的操作码
operation:(操作：)
在一个实施例中，这可描述如下：在经历源操作数中的所有kl个位置的循环中；对于每个位置，将对应元素取为比较的第一操作数；在对于源操作数中的位置的循环，将来自源操作数(例如，排除比较的第一操作数)的对应位置的元素取为比较的第二操作数；对于在比较的第一操作数右边的位置上的元素，(例如，在imm8[3:0]中)对第一比较操作编码；对于在左边的位置上的元素，(例如，在imm8[7:4]中)对第二比较操作编码。在一个实施例中，将比较的结果存储在目的地中(例如，比较矩阵中)与比较的第一操作数以及对应于比较的第二操作数的位置的位偏移对应的元素位置中。
(例如，具有从立即数操作数中的经编码的值确定的操作类型的)比较操作可通过预先定义的编码来编码，该预先定义的编码例如，“大于(gt)”＝0,“大于或等于(ge)”＝1，“等于(eq)”＝2，“小于或等于(le)”＝3，“小于(lt)”＝4，“不等于(ne)”＝5，等等。在一个实施例中，多个位可用于编码，例如，用于编码的4个位允许标识多达16个不同的操作被编码。在一个实施例中，(例如，imm8的)较低的4个位用于用来向右边比较的操作，而(例如，imm8的)较高的4个位用于用来向左边比较的操作。虽然本文中的实施例讨论了对最左边的(例如，2d比较矩阵或比较矩阵的视觉化呈现中的上三角形部分)(多个)元素的ge操作以及对最右边的(例如，2d比较矩阵或比较矩阵的视觉化呈现中的下三角形部分)(多个)元素的gt操作，但是可利用其他操作(例如，多对不同操作)。
在本文中的附图(例如，图4-图12)中，在寄存器中描绘数据。在其他实施例中，可在(例如，系统)存储器中访问数据中的一些或全部数据。输入向量和输出向量的值和尺寸也是示例，并且可利用其他值和尺寸。例如，相应地利用主对角线交换方向，可根据高位优先顺序(big-endianorder)或低位优先顺序(little-endianorder)对数据排序。
图4图示根据本公开的实施例的用于解码并执行填充比较矩阵指令401的硬件处理器400。指令401(例如，单条指令)可由解码单元402解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元404执行。可在(多个)寄存器408和/或存储器410中访问数据。在某些实施例中，填充比较矩阵指令410(例如，vconf_sqr_rl)当被执行时，将使比较矩阵422例如根据输入向量420的输入操作数和要执行的两种类型的操作被填充。在所描绘的实施例中，输入向量420的与主对角线426上方的比较值的存储(例如，上三角形部分424)对应的元素使第一比较操作被执行，例如，imm8[3:0]＝0001编码指示这是大于或等于(ge)操作。在所描绘的实施例中，输入向量420的与主对角线426下方的比较值的存储(例如，下三角形部分428)对应的元素使(例如，不同于第一比较操作的)第二比较操作被执行，例如，imm8[7:4]＝0000编码指示这是大于(gt)操作。在某些实施例中，值输入向量421的每个元素关联(例如，一对一映射)至(例如，索引)输入向量420中的索引值中的索引值。在排序实施例中，输入向量420(例如，zmm_index)是键值(结构通过该键值被排序)，并且值输入向量421(例如，zmm_val)存储值(其通过键值被排序)。本文中的某些实施例由此通过使用键值的比较来提供对键值数据结构和值数据结构的排序。在另一实施例中，在虚线框中示出，包括了重复值向量以指示重复值的数量，例如，该重复值向量包含版本号(例如，版本0、1、2、3等)和/或值。
在所描绘的实施例中，在输入向量420(例如，zmm_index)中有六个(例如，kl个)元素。在所有向量中，每个纵轴和横轴具有相同的元素偏移。在一个实施例中，大于输入寄存器zmm1中的元素位置5(元素6)的较高的位的位置为全0，并且未示出。
在一个实施例中，主对角线(例如，主对角线426)可用0值填充而不执行比较，因为这映射到与相同的输入向量元素(例如，位置)进行比较的输入向量元素(例如，位置)。一个或多个掩码寄存器(例如，k1-k7写掩码寄存器中的一个或多个)可用作用于目的地操作数的写掩码。
图5图示根据本公开的实施例的用于解码并执行填充控制向量指令501的硬件处理器500。指令501(例如，单条指令)可由解码单元502解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元504执行。可在(多个)寄存器508和/或存储器510中访问数据。在某些实施例中，填充控制向量指令501(例如，vpopcnt)当被执行时，将导致根据比较矩阵522(例如，来自比较矩阵522的输入操作数)输出控制向量530。例如，指令501可例如将比较矩阵522的每列相加来确定输出输入向量在输出向量中偏移的顺序。
在某些实施例中，可通过执行另一指令或指令序列，例如通过图4中的指令401以及可用于指令501的(例如，输出)数据来执行其他操作503中的一个或多个操作。或者，在某些实施例中，通过指令501的执行来执行其他操作503。不同附图中的类似组件、操作等可用类似的附图标记来引用。
图6图示根据本公开的实施例的用于解码并执行向量置换索引指令601的硬件处理器600。指令601(例如，单条指令)可由解码单元602解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元604执行。可在(多个)寄存器608和/或存储器610中访问数据。在某些实施例中，值输入向量621的每个元素关联(例如，映射)至(例如，索引)输入向量620中的索引值。在排序实施例中，输入向量620(例如，zmm_index)是键值(结构通过该键值被排序)，并且值输入向量621(例如，zmm_val)存储值(其通过键值被排序)。本文中的某些实施例由此通过使用键值的比较来提供对键值数据结构和值数据结构的排序。在某些实施例中，向量置换索引指令601(例如，vpush_perm)当被执行时，将导致根据控制向量630(例如，根据控制向量630的输入操作数和(例如，索引)输入向量620)输出(例如，数值上经排序的)(例如，索引的)输出向量632。例如，指令601可根据控制向量630中的偏移值将(例如，索引)输入向量620的每个元素放置到(例如，索引)输出向量632中的元素位置中，例如，来自控制向量630的右起第二个元素(偏移1)是4，其向执行单元604指示将值7(输入向量620中的偏移1)放置在输出向量632中的偏移4位置。在某些实施例中，(例如，索引的)重复值被放置成彼此相邻(例如，输出向量632中的两个7)。
在某些实施例中，可通过执行另一指令或指令序列，例如通过图4中的指令401和/或图5中的501以及可用于指令601的(例如，输出)数据来执行其他操作603中的一个或多个操作。或者，在某些实施例中，通过指令601的执行来执行其他操作603。不同附图中的类似组件、操作等可用类似的附图标记来引用。
图7图示根据本公开的实施例的用于解码并执行向量置换值指令701的硬件处理器700。指令701(例如，单条指令)可由解码单元702解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元704执行。可在(多个)寄存器708和/或存储器710中访问数据。在某些实施例中，向量置换值指令701(例如，vpush_perm)当被执行时，将导致根据控制向量730(例如，根据控制向量730的输入操作数和值输入向量721)输出(例如，数值上经排序的)值输出向量733。在某些实施例中，值输入向量721的每个元素关联(例如，以相同的偏移映射)至(例如，索引)输入向量720中的索引值。在排序实施例中，输入向量720(例如，zmm_index)是键值(结构通过该键值被排序)，并且值输入向量721(例如，zmm_val)存储值(其通过键值被排序)。本文中的某些实施例由此通过使用键值的比较来提供对键值数据结构和值数据结构的排序。例如，指令701可根据控制向量730中的偏移值将值输入向量721的每个元素放置到值输出向量733中的元素位置中，例如，来自控制向量730的右起第二个元素(偏移1)是4，其向执行单元704指示将值输入向量721的“b”的相关联的值(值输入向量721中的相同的偏移1)放置在值输出向量733中的偏移4位置。字母b和其他字母是表示值可以是什么的变量的示例。值可以是任何值，例如，数字或数字串。在所描绘的实施例中，在执行(例如，提交)了向量置换值指令701之后，zmm_res_ind＝7,7,3,3,3,1，并且zmm_res_val＝f,b,e,c,a,d。因此，此处的某些实施例使得对应的经索引的值的顺序被保留，例如，对于此处等于3的索引(例如，键值)，值输出的置换顺序是e,c,a，而不是ace，也不是eac。这一般可称为稳定排序，例如，维持具有重复(例如，相等)键值的记录的相对顺序。
在某些实施例中，可通过执行另一指令或指令序列，例如通过图4中的指令401、图5中的501和/或图6中的指令601以及可用于指令701的(例如，输出)数据来执行其他操作703中的一个或多个操作。或者，在某些实施例中，通过指令701的执行来执行其他操作703。不同附图中的类似组件、操作等可用类似的附图标记来引用。
图8图示根据本公开的实施例的用于解码并执行向量置换指令801的硬件处理器800。指令801(例如，单条指令)可由解码单元802解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元804执行。可在(多个)寄存器808和/或存储器810中访问数据。在某些实施例中，向量置换指令801当被执行时，将导致输出(例如，数值上经排序的)输出向量832(例如，索引输出向量)和/或输出对应的值输出向量833。不同附图中的类似组件、操作等可用类似的附图标记来引用。
用于具有重复值的输入向量的排序序列的另一示例是五个操作：
(1)zmm1＝vconf_tri_ge(zmm_index)
(2)zmm_vert＝vpopcnt(zmml)
(3)zmm_horiz＝vcpopcntxor(zmml,zmm_therm)
(4)zmm_control＝vpadd(zmm_vert,zmm_horiz)
(5)zmm_res＝vpush_perm(zmm_index,zmm_control)。
在一个实施例中，该排序序列是5条指令以及n*(n-l)/2次比较(例如，vconf的三角形形式)，其中，n是输入向量(例如，寄存器)中的元素的数量。本文中的某些实施例可提供更少的比较，例如，对于如果处理器不具有足够的比较电路(例如，比较器)来例如并行地完成所有比较，则比较的数量可能是性能瓶颈的情况。因此，减少比较的总数对于某些实施例中的性能可能是关键的。在某些实施例中，三角形部分指令可执行比较以便例如填充少于比较矩阵的全部部分的子集。在一个实施例中，操作或指令最初可用设置值(例如，全0)填充比较矩阵。
图9图示根据本公开的实施例的用于解码并执行填充第一比较三角形部分指令901的硬件处理器900。指令901(例如，单条指令)可由解码单元902解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元904执行。可在(多个)寄存器908和/或存储器910中访问数据。在某些实施例中，填充第一比较三角形部分指令901(例如，vconf_tri_ge)当被执行时，将(例如，仅)使比较矩阵922a的上三角形部分924例如根据输入向量920的输入操作数被填充。在一个实施例中，在操作码或在指令的字段(例如，作为立即数)中对要执行的操作类型编码。在所描绘的实施例中，输入向量920的与主对角线上方的比较值的存储(例如，上三角形部分924)对应的元素使比较操作被执行，例如，此处操作码中的ge指示这是大于或等于(ge)操作。在某些实施例中，这是能够处置可能的重复的足够信息(例如，比较)。参考图8中的比较矩阵822，可以看到(并且在一般情况下是真实的)比较矩阵(例如，比较矩阵a)相对于主对角线是反对称的，例如，在对角线上方的位置中的1(a[i][j]＝l)在对称位置中变成0(a[j][i]＝0)。在该实施例中，仅通过上三角形部分(例如，或者在其他实施例中，通过下三角形部分)，可以恢复整个比较矩阵。例如，可例如对上三角形部分执行按位xor(异或)操作和(例如，沿主对角线的)矩阵置换操作。对比较矩阵的填充计数操作可划分为两个操作，例如，zmm_control＝vpopcnt(zmml_upper_triangular_section)+vpopcnt(zmml_lower_triangular_section)。由于比较矩阵是反对称的(例如，a[i][j]＝a[j][i]的按位异或)，因此计算例如下三角形部分的列中的1与计算上三角形部分的行中的0相同，或与对经反转的上三角形部分的行中的1计数相同。
在一个实施例中，(例如，向量跨通道)具有排除的填充计数指令具有针对其字段的以下格式：
vcpopcnt{xor,and,or,xnor}{b,w,d,q}{b,w,d,q}destination{kl},sourceone(srcl),sourcetwo(src2),(vcpopcnt{xor,and,or,xnor}{b,w,d,q}{b,w,d,q}目的地{kl},源1(srcl),源2(src2)),
其中，{xor,and,or,xnor}(例如，在操作码中或作为指令的另一字段)指示要执行的操作的示例，并且{b,w,d,q}后缀分别指示源元素和目的地元素的两个示例尺寸，例如，字节、字、双字和四字。该指令的执行的伪代码可以如下：
with(kl,vl)＝forexample,(64,512),(32,512),(16,512),(8,512)
(对于(kl,vl)＝例如(64,512),(32,512),(16,512),(8,512))//其中，kl是(例如，来自第二{b,w,d,q}后缀的)源/目的地向量中的元素的数量，并且vl是向量长度，
op＝operation(e.g.,oneofxor,and,or,xnor)
(op＝操作(例如，xor、and、or、xnor中的一个))
stride＝size_of_source_suffix//对于第一{b,w,d或q}，跨步＝例如8、16、32或64
nmax＝vl/stride
(nmax＝vl/跨步)
//对于第一{b,w,d或q}，nmax＝例如64、32、16或8
operation:(操作:)
在某些实施例中，具有存在的两个粒度：(i)例如由第一后缀定义的源粒度(跨步)；以及(ii)例如由第二后缀定义的目的地粒度。在一个实施例中，源粒度定义经历源操作数发生所采用的跨步，而目的地粒度定义所得到的元素的尺寸。在某些实施例中，这些可以是独立的。在一个实施例中，这可描述如下：按源粒度将位的位置取为第j个元素中的第i个位(跨步*j+i)；从第一源操作数中的位的位置(srcl[跨步*j+i])取得第一位，并从第二源操作数中的位的位置(src2[跨步*j+i])取得第二位。对该第一位和第二位计算(例如，指令的操作码中定义的)逻辑操作。如果结果为“1”，则递增计数器。对于从来自第一源操作数的所有元素(j＝0...nmax-1)和固定的第i个位置进行重复。将最终计数器结果存储在结果操作数的第i个元素中，例如，作为紧缩元素存储在向量寄存器中。
在具有排除的填充计数指令的另一实施例中，源粒度作为立即数操作数引入。在这种情况下，仅一个(目的地)粒度可以在操作码中。具有排除的指令的实施例具有针对其字段的以下格式：vcpopcnt{xor,and,or,xnor}{b,w,d,q}dest{kl},srcl,src2,imm8orsrc3(vcpopcnt{xor,and,or,xnor}{b,w,d,q}dest{kl},srcl,src2,imm8或src3)，其中，{xor,and,or,xnor}(例如，在操作码中或作为指令的另一字段)指示要执行的操作的示例，并且{b,w,d,q}后缀指示目的地元素的示例尺寸，例如，字节、字、双字和四字。该指令的执行的伪代码可以如下：where(kl,vl)＝forexample,(64,512)(32,512)(16,512)(8,512)
(对于(kl,vl)＝例如(64,512)(32,512)(16,512)(8,512))//其中，kl是(例如，来自{b,w,d,q}后缀的)目的地向量中的元素的数量，并且vl是向量长度，
op＝oneof(xor,and,or,xnor),e.g.,pairwiselogicaloperationfromopcode,
(op＝(xor,and,or,xnor)中的一个，例如，来自操作码的按对的逻辑操作)
stride＝imm8orsrc3
(跨步＝imm8或src3)//跨步＝例如0-255位，
nmax＝vl/stride
(nmax＝vl/跨步)//对于{b,w,d,q}后缀，nmax＝例如64、32、16或8
operation:(操作:)
在另一实施例中，具有排除的填充计数指令不具有嵌入的逻辑操作。具有排除的填充计数指令的实施例具有针对其字段的以下格式：
vcpopcnt{b,w,d,q}{b,w,d,q}dest{kl},src,其中，{b,w,d,q}后缀分别指示源元素和目的地元素的两个示例尺寸，例如，字节、字、双字和四字。
该指令的执行的伪代码可以如下：
(kl,vl)＝forexample,(64,512)(32,512)(16,512)(8,512)
((kl,vl)＝例如(64,512)(32,512)(16,512)(8,512))//其中，kl是(例如，来自第二{b,w,d,q}后缀的)源/目的地向量中的元素的数量，并且vl是向量长度
stride＝size_of_source_suffix
(跨步＝源尺寸后缀)//对于第一{b,w,d,orq}，跨步＝例如8、16、32或64
nmax＝vl/stride
(nmax＝vl/跨步)//对于第一{b,w,d或q}，nmax＝例如64、32、16、8、
operation:(操作)
在又一实施例中，应用本文中的一个或多个操作来计算向量中具有某种属性的元素的数量。例如，如果某种属性是紧缩元素中的某个位的位置，并且如果元素具有该属性，则该属性的值为“1”，或者如果元素不具有该属性，则该属性的值为“0”，则指令(例如，vcpopcnt)用于针对每个属性计算具有某种属性的元素的数量。例如，参见下文对图13的讨论。
注意，虽然用第一和第二来引用指令901和指令902，但是在某些实施例中，不需要以那个顺序来调用或执行这两条指令。
在某些实施例中，对下三角形部分的列中的1计数与在上三角形部分的行中的0计数相同。例如，如果比较矩阵(例如，zmm1)仅包括单条比较三角形部分指令的结果，并且例如该比较矩阵的其余部分为0，则控制向量(例如，zmm_control)的(例如，与计算下三角形部分对应的)第二部分可被计算为zmm(的例如上三角形部分)的行中的0，或者如果值经由xor操作被反转，则可被计算为行中的1。在具有用于反转预定义的温度计常数矩阵(thermometerconstantmatrix)的某些实施例中，保持下三角形部分的0不改变。温度计常数(例如，矩阵)可用作排除掩码，例如用于将对1的计数扩展到整个zmm1，但有效地排除下三角形部分进行计算。附加地或替代地，温度计常数(例如，矩阵)可用作用于例如通过xor操作反转zmm的(例如，上)三角形部分的值的第二操作数。在某些实施例中，所完成的(例如，完整的)控制向量(例如,zmm_control)＝vpopcnt(zmml)+vcpopcntxor(zmm1,zmm_thermometer)。
图10图示根据本公开的实施例的用于解码并执行填充控制向量指令1000的硬件处理器。指令1001(例如，单条指令)可由解码单元1002解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元1004执行。可在(多个)寄存器1008和/或存储器1010中访问数据(例如，温度计常数矩阵1022b可存储在任一者中或存储在这两者中)。在某些实施例中，填充控制向量指令1001(例如，vpopcntxor)当被执行时，将使控制向量1030例如根据输入向量1020的输入操作数(例如，上三角形部分1024)和温度计常数矩阵1022b被填充。在某些实施例中，不填充第二比较三角形部分(例如，或整个比较矩阵)，例如，在没有该中间步骤的情况下计算控制矩阵(例如，zmm_control)。在一个实施例中，第一操作(例如，vpopcnt指令)对列中的1计数(例如，它可被扩展到整个比较矩阵(例如，zmm1)，因为下三角形部分用0填充)，并且第二操作(例如，vcpopcntxor指令)对于zmm_thermometer进行了异或的(zmm1与zmm_thermometer按位异或)经反转的比较矩阵(例如，zmm1)的行中的1计数。在一个实施例中，如果执行单元将简单地对0计数，则该计算部扩展到整个矩阵(例如，zmm1)，因为下下角部分具有0，并且例如在该实施例中，替代地将使用排除掩码(温度计常数矩阵)。
在图10中的一个实施例中，控制向量1030源自：
vcpopcntxor(zmml,zmm_therm)＝(000131)
vpopcnt(zmml)＝(530110)，因此，将这两个向量相加导致:
zmm_control＝(530241)。
在图10中的另一实施例中，控制向量1030源自多个zmm_control的两个部分的和：
zmm_vert＝vpopcnt(zmm1)
zmm_horiz＝vcpopcntxor(zmml,zmm_therm)，因此：
zmm_control＝zmm_vert+zmm_horiz
在某些实施例中，可通过执行另一指令或指令序列，例如通过图9中的指令901以及可用于指令1001的(例如，输出)数据来执行其他操作1003中的一个或多个操作。或者，在某些实施例中，通过指令1001的执行来执行其他操作1003。不同附图中的类似组件、操作等可用类似的附图标记来引用。随后可使用控制向量1030以例如根据值输出向量733如何被填充来填充值输出向量(例如，对值输出向量排序)。
图11图示根据本公开的实施例的用于解码并执行填充第二比较三角形部分指令1101的硬件处理器1100。指令1101(例如，单条指令)可由解码单元1102解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元1104执行。可在(多个)寄存器1108和/或存储器1110中访问数据。在某些实施例中，填充第二比较三角形部分指令1101(例如，vasymupper)当被执行时，将使比较矩阵1122b的下三角形部分1128例如根据输入向量1120的输入操作数(例如，上三角形部分1124)被填充。在一个实施例中，例如在不例如通过执行逻辑操作来执行比较操作的情况下，比较矩阵1122b的下三角形部分1128将根据上三角形部分1124的输入操作数来填充。逻辑操作的一个实施例用于例如在不是用温度计常数矩阵的情况下对上三角形部分执行反对称操作。
用于具有重复值的输入向量的排序序列的另一示例是以下操作：
(1)zmm1＝vconf_tri_ge(zmm_index)
(2)zmm2＝vasymupper(zmml)
(3)zmm_control＝vpopcnt(zmml+zmm2)
(4)zmm_res＝vpush_perm(zmm_index,zmm_control)
在某些实施例中，可通过执行另一指令或指令序列，例如通过图9中的指令901以及可用于指令1101的(例如，输出)数据来执行其他操作1103中的一个或多个操作。或者，在某些实施例中，通过指令1101的执行来执行其他操作1103。不同附图中的类似组件、操作等可用类似的附图标记来引用。
图12图示根据本公开的实施例的用于解码并执行向量置换指令1201的硬件处理器1200。指令1201(例如，单条指令)可由解码单元1202解码(例如，解码为微指令和/或微操作)，并且经解码的指令可由执行单元1204执行。可在(多个)寄存器1208和/或存储器1210中访问数据。在某些实施例中，向量置换指令1201(例如，vpush_perm)当被执行时，将导致根据控制向量1230(例如，根据控制向量1230的输入操作数和值输入向量1221)输出(例如，数值上经排序的)值输出向量1233。在某些实施例中，值输入向量1221的每个元素关联(例如，映射)至(例如，索引)输入向量1220中的索引值。在排序实施例中，输入向量1220(例如，zmm_index)是键值(结构通过该键值被排序)，并且值输入向量1221(例如，zmm_val)存储值(其通过键值被排序)。本文中的某些实施例由此通过使用键值的比较来提供对键值数据结构和值数据结构的排序。例如，指令1201可根据控制向量1230中的偏移值将值输入向量1221的每个元素放置到值输出向量1233中的元素位置中，例如，来自控制向量1230的右起第二个元素(偏移1)是4，其向执行单元1204指示将值输入向量1221的“b”的相关联的值(值输入向量1221中的偏移1)放置在值输出向量1233中的偏移4位置。字母b和其他字母是表示值可以是什么的变量的示例。值可以是任何值，例如，数字或数字串。在所描绘的实施例中，在执行(例如，提交)了置换指令1201之后，zmm_res_ind＝7,7,3,3,3,1，并且zmm_res_val＝f,b,e,c,a,d。因此，此处的某些实施例使得对应的经索引的值的顺序被保留，例如，对于此处等于3的索引(例如，键值)，值输出的置换顺序是e,c,a，而不是ace，也不是eac。这一般可称为稳定排序，例如，维持具有相等键值的记录的相对顺序。在某些实施例中，向量置换指令1201当被执行时，将使比较矩阵1222的上三件行部分1224和下三角形部分1228例如根据部分(例如，上三角形部分)比较矩阵1222a和部分(例如，下三角形部分)比较矩阵1222b的输入操作数被填充。在一个实施例中，这可以是矩阵加法(例如，掩码作用于一个或多个输入矩阵的非使用部分)。在某些实施例中，可通过执行另一指令或指令序列，例如通过图9中的指令901和/或图11中的指令1101以及可用于指令1201的(例如，输出)数据来执行其他操作1203中的一个或多个操作。或者，在某些实施例中，通过指令1201的执行来执行其他操作1203。不同附图中的类似组件、操作等可用类似的附图标记来引用。
图13图示根据本公开的实施例的用于解码并执行属性计数指令1301的硬件处理器1300。例如，如果某种属性是紧缩元素(例如，部分a0-a3中的每一个)中的某个位的位置，并且如果元素具有该属性，则该属性的值为“1”，或者如果元素不具有该属性，则该属性的值为0，则指令(例如，”vcpopcnt)用于针对每个属性计算例如被存储到输出向量1322中的具有某种属性的元素的数量。例如，向量1332的最右边的元素包括3，其指示四个部分(a0-a3，它们可以是向量)中的3个在它们最右边的元素中包括值1。对于其他部分中的其他对应的位的位置也是类似的。
图14图示根据本公开的实施例的流程图1400。所描绘的流程1400包括1402：利用处理器的解码器将指令解码为经解码的指令；以及1404：利用处理器的执行单元执行经解码的指令以：提供用于比较矩阵的存储以存储针对输入向量的每个元素与输入向量的其他元素比较的比较值；对输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素执行比较操作；对输入向量的与比较矩阵的主对角线下方的比较值的存储对应的元素执行不同的操作；将比较操作和不同的操作的结果存储在比较矩阵中。
在一个实施例中，一种处理器包括：解码器，用于将指令解码为经解码的指令；以及执行单元，用于执行经解码的指令以：提供用于比较矩阵的存储以存储针对输入向量的每个元素与输入向量的其他元素比较的比较值；对输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素执行比较操作；对输入向量的与比较矩阵的主对角线下方的比较值的存储对应的元素执行不同的操作；将比较操作和不同的操作的结果存储在比较矩阵中。该不同的操作可以是与比较操作不同的比较操作。该比较操作可以是大于或等于操作以及大于操作中的一个操作，并且该不同的比较操作是大于或等于操作以及大于操作中的另一个操作。该不同的操作可以是用于对输入向量的与在比较矩阵的主对角线上方的比较值的存储对应的数据元素执行的反对称操作。该反对称操作可以对于输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素中的每个元素，将比较值反转为经反转的比较值，并且将对位置(x,y)执行的操作的经反转的比较值存储到比较矩阵的位置(y,x)中。解码器可将第二指令解码为第二经解码的指令，并且执行单元可执行第二经解码的指令以将比较矩阵的或比较矩阵中的每行(或列)的结果相加，从而生成控制向量解码器可将第三指令解码为第三经解码的指令，并且执行单元可执行第三经解码的指令，以根据控制向量移动输入向量的元素，从而输出数值上经排序的输出向量输入向量可包括重复元素的集合，并且数值上经排序的输出向量包括重复元素的集合中的每个元素。
在另一实施例中，一种方法包括：利用处理器的解码器将指令解码为经解码的指令；以及利用处理器的执行单元执行经解码的指令以：提供用于比较矩阵的存储以存储针对输入向量的每个元素与输入向量的其他元素比较的比较值；对输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素执行比较操作；对输入向量的与比较矩阵的主对角线下方的比较值的存储对应的元素执行不同的操作；将比较操作和不同的操作的结果存储在比较矩阵中。该不同的操作可以是与比较操作不同的比较操作。该比较操作可以是大于或等于操作以及大于操作中的一个操作，并且该不同的比较操作是大于或等于操作以及大于操作中的另一个操作。该不同的操作可以是用于对输入向量的与在比较矩阵的主对角线上方的比较值的存储对应的数据元素执行的反对称操作。该反对称操作可以对于输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素中的每个元素，将比较值反转为经反转的比较值，并且将对位置(x,y)执行的操作的经反转的比较值存储到比较矩阵的位置(y,x)中。该方法可包括：利用解码器将第二指令解码为第二经解码的指令；以及利用执行单元执行第二经解码的指令以将比较矩阵的或比较矩阵中的每行(或列)的结果相加，从而生成控制向量。该方法可进一步包括：利用解码器将第三指令解码为第三经解码的指令；以及利用执行单元执行第三经解码的指令，以根据控制向量移动输入向量的元素，从而输出数值上经排序的输出向量。输入向量可包括重复元素的集合，并且数值上经排序的输出向量包括重复元素的集合中的每个元素。
在又一实施例中，一种非暂态机器可读介质，存储有代码，该代码当由机器执行时，使机器执行包括以下步骤的方法：利用处理器的解码器将指令解码为经解码的指令；以及利用处理器的执行单元执行经解码的指令以：提供用于比较矩阵的存储以存储针对输入向量的每个元素与输入向量的其他元素比较的比较值；对输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素执行比较操作；对输入向量的与比较矩阵的主对角线下方的比较值的存储对应的元素执行不同的操作；将比较操作和不同的操作的结果存储在比较矩阵中。该不同的操作可以是与比较操作不同的比较操作。该比较操作可以是大于或等于操作以及大于操作中的一个操作，并且该不同的比较操作是大于或等于操作以及大于操作中的另一个操作。该不同的操作可以是用于对输入向量的与在比较矩阵的主对角线上方的比较值的存储对应的数据元素执行的反对称操作。该反对称操作可以对于输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素中的每个元素，将比较值反转为经反转的比较值，并且将对位置(x,y)执行的操作的经反转的比较值存储到比较矩阵的位置(y,x)中。该方法可包括：利用解码器将第二指令解码为第二经解码的指令；以及利用执行单元执行第二经解码的指令以将比较矩阵的或比较矩阵中的每行(或列)的结果相加，从而生成控制向量。该方法可进一步包括：利用解码器将第三指令解码为第三经解码的指令；以及利用执行单元执行第三经解码的指令，以根据控制向量移动输入向量的元素，从而输出数值上经排序的输出向量。输入向量可包括重复元素的集合，并且数值上经排序的输出向量包括重复元素的集合中的每个元素。
在另一实施例中，一种处理器包括：用于将指令解码为经解码的指令的装置；以及用于执行经解码的指令以执行以下步骤的装置：提供用于比较矩阵的存储以存储针对输入向量的每个元素与输入向量的其他元素比较的比较值；对输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素执行比较操作；对输入向量的与比较矩阵的主对角线下方的比较值的存储对应的元素执行不同的操作；将比较操作和不同的操作的结果存储在比较矩阵中。
在又一实施例中，一种装置包括数据存储设备，该数据存储设备存储代码，该代码当由硬件处理器执行时使硬件处理器执行本文中公开的任何方法。装置可以如在具体实施方式中所述。方法可以如在具体实施方式中所述。
在又一实施例中，一种非暂态机器可读介质存储有代码，该代码当由机器执行时使机器执行包括如本文中所公开的任何方法的方法。
本文中的某些实施例提供具有用于向右比较和向左比较的不同比较操作的指令，该指令可(例如，由编译器或二进制转换器)用于对多个元素的排序模式进行自动向量化。元素可驻留在向量寄存器中。在某些实施例中，对于具有重复条目以及不具有重复条目的情况，相同数量的指令(例如，操作或比较)发生。本文中的某些实施例改善具有重复值的排序模式的应用性能。本文中的某些实施例提供单条指令或指令序列，该单条指令或指令序列正确地处置其中具有以及不具有重复条目的向量的数值排序。
指令集可包括一种或多种指令格式。给定的指令格式可定义各种字段(例如，位的数量、位的位置)以指定将要执行的操作(例如，操作码)以及将对其执行该操作的(多个)操作数和/或(多个)其他数据字段(例如，掩码)，等等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，可将给定指令格式的指令模板定义为具有该指令格式的字段(所包括的字段通常按照相同顺序，但是至少一些字段具有不同的位的位置，因为较少的字段被包括)的不同子集，和/或定义为具有以不同方式进行解释的给定字段。由此，isa的每一条指令使用给定的指令格式(并且如果经定义，则按照该指令格式的指令模板中的给定的一个指令模板)来表达，并包括用于指定操作和操作数的字段。例如，示例性add(加法)指令具有特定的操作码和指令格式，该特定的指令格式包括用于指定该操作码的操作码字段和用于选择操作数(源1/目的地以及源2)的操作数字段；并且该add指令在指令流中出现将使得在操作数字段中具有选择特定操作数的特定的内容。已经推出和/或发布了被称为高级向量扩展(avx)(avx1和avx2)和利用向量扩展(vex)编码方案的simd扩展集(参见例如2016年4月的
示例性指令格式
本文中所描述的(多条)指令的实施例能以不同的格式体现。另外，在下文中详述示例性系统、架构和流水线。(多条)指令的实施例可在此类系统、架构和流水线上执行，但是不限于详述的那些系统、架构和流水线。
通用向量友好指令格式
向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但是替代实施例仅使用通过向量友好指令格式的向量操作。
图15a-图15b是图示根据本公开的实施例的通用向量友好指令格式及其指令模板的框图。图15a是图示根据本公开的实施例的通用向量友好指令格式及其a类指令模板的框图；而图15b是图示根据本公开的实施例的通用向量友好指令格式及其b类指令模板的框图。具体地，针对通用向量友好指令格式1500定义a类和b类指令模板，这两者都包括无存储器访问1505的指令模板和存储器访问1520的指令模板。在向量友好指令格式的上下文中的术语“通用”是指不束缚于任何特定指令集的指令格式。
尽管将描述其中向量友好指令格式支持以下情况的本公开的实施例：64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节向量由16个双字尺寸的元素组成，或者替代地由8个四字尺寸的元素组成)；64字节向量操作数长度(或尺寸)与16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺寸)；但是替代实施例可支持更大、更小和/或不同的向量操作数尺寸(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
图15a中的a类指令模板包括：1)在无存储器访问1505的指令模板内，示出无存储器访问的完全舍入控制型操作1510的指令模板、以及无存储器访问的数据变换型操作1515的指令模板；以及2)在存储器访问1520的指令模板内，示出存储器访问的时效性1525的指令模板和存储器访问的非时效性1530的指令模板。图15b中的b类指令模板包括：1)在无存储器访问1505的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作1512的指令模板以及无存储器访问的写掩码控制的vsize型操作1517的指令模板；以及2)在存储器访问1520的指令模板内，示出存储器访问的写掩码控制1527的指令模板。
通用向量友好指令格式1500包括以下列出的按照在图15a-15b中图示的顺序的如下字段。
格式字段1540——该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
基础操作字段1542——其内容区分不同的基础操作。
寄存器索引字段1544——其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从pxq(例如，32x512、16x128、32x1024、64x1024)寄存器堆中选择n个寄存器。尽管在一个实施例中n可多达三个源寄存器和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器(例如，可支持多达两个源，其中这些源中的一个源还用作目的地；可支持多达三个源，其中这些源中的一个源还用作目的地；可支持多达两个源和一个目的地)。
修饰符(modifier)字段1546——其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访问1505的指令模板与存储器访问1520的指令模板之间进行区分。存储器访问操作读取和/或写入到存储器层次(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。
扩充操作字段1550——其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在本公开的一个实施例中，该字段被分成类字段1568、α字段1552和β字段1554。扩充操作字段1550允许在单条指令而非2条、3条或4条指令中执行多组共同的操作。
比例字段1560——其内容允许用于存储器地址生成(例如，用于使用(2比例*索引+基址)的地址生成)的索引字段的内容的按比例缩放。
位移字段1562a——其内容用作存储器地址生成的一部分(例如，用于使用(2比例*索引+基址+位移)的地址生成)。
位移因数字段1562b(注意，位移字段1562a直接在位移因数字段1562b上的并置指示使用一个或另一个)——其内容用作地址生成的一部分；它指定将按比例缩放存储器访问的尺寸(n)的位移因数——其中n是存储器访问中的字节数量(例如，用于使用(2比例*索引+基址+按比例缩放的位移)的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(n)以生成将在计算有效地址中使用的最终位移。n的值由处理器硬件在运行时基于完整操作码字段1574(稍后在本文中描述)和数据操纵字段1554c确定。位移字段1562a和位移因数字段1562b不用于无存储器访问1505的指令模板和/或不同的实施例可实现这两者中的仅一个或不实现这两者中的任一个，在这个意义上，位移字段1562a和位移因数字段1562b是任选的。
数据元素宽度字段1564——其内容区分将使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令；在其他实施例中只用于指令中的一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上，该字段是任选的。
写掩码字段1570——其内容逐数据元素位置地控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。a类指令模板支持合并-写掩蔽，而b类指令模板支持合并-写掩蔽和归零-写掩蔽两者。当合并时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间保护目的地中的任何元素集免于更新；在另一实施例中，保持其中对应掩码位具有0的目的地的每一元素的旧值。相反，当归零时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间使目的地中的任何元素集归零；在一个实施例中，目的地的元素在对应掩码位具有0值时被设为0。该功能的子集是控制正被执行的操作的向量长度的能力(即，从第一个到最后一个正被修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段1570允许部分向量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段1570的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此，写掩码字段1570的内容间接地标识要执行的掩蔽)的本公开的实施例，但是替代实施例替代地或附加地允许掩码写字段1570的内容直接指定要执行的掩蔽。
立即数字段1572——其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上，该字段是任选的。
类字段1568——其内容在不同类的指令之间进行区分。参考图15a-图15b，该字段的内容在a类和b类指令之间进行选择。在图15a-图15b中，圆角方形用于指示特定的值存在于字段中(例如，在图15a-图15b中分别用于类字段1568的a类1568a和b类1568b)。
a类指令模板
在a类非存储器访问1505的指令模板的情况下，α字段1552被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作1510和无存储器访问的数据变换型操作1515的指令模板分别指定舍入1552a.1和数据变换1552a.2)的rs字段1552a，而β字段1554区分要执行所指定类型的操作中的哪一种。在无存储器访问1505的指令模板中，比例字段1560、位移字段1562a和位移比例字段1562b不存在。
无存储器访问的指令模板——完全舍入控制型操作
在无存储器访问的完全舍入控制型操作1510的指令模板中，β字段1554被解释为其(多个)内容提供静态舍入的舍入控制字段1554a。尽管在本公开的所述实施例中舍入控制字段1554a包括抑制所有浮点异常(sae)字段1556和舍入操作控制字段1558，但是替代实施例可支持这两个概念，可将这两个概念编码为同一字段，或仅具有这些概念/字段中的一个或另一个(例如，可仅具有舍入操作控制字段1558)。
sae字段1556——其内容区分是否禁用异常事件报告；当sae字段1556的内容指示启用抑制时，给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序。
舍入操作控制字段1558——其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段1558允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段1550的内容覆盖(override)该寄存器值。
无存储器访问的指令模板－数据变换型操作
在无存储器访问的数据变换型操作1515的指令模板中，β字段1554被解释为数据变换字段1554b，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、混合、广播)。
在a类存储器访问1520的指令模板的情况下，α字段1552被解释为驱逐提示字段1552b，其内容区分要使用驱逐提示中的哪一个(在图15a中，对于存储器访问时效性1525的指令模板和存储器访问非时效性1530的指令模板分别指定时效性的1552b.1和非时效性的1552b.2)，而β字段1554被解释为数据操纵字段1554c，其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换以及目的地的向下转换)。存储器访问1320的指令模板包括比例字段1560，并任选地包括位移字段1562a或位移比例字段1562b。
向量存储器指令使用转换支持来执行来自存储器的向量加载以及向存储器的向量存储。如同寻常的向量指令，向量存储器指令以数据元素式的方式从/向存储器传输数据，其中实际被传输的元素由被选为写掩码的向量掩码的内容规定。
存储器访问的指令模板——时效性的
时效性的数据是可能足够快地被重新使用以从高速缓存操作受益的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。
存储器访问的指令模板——非时效性的
非时效性的数据是不太可能足够快地被重新使用以从第一级高速缓存中的高速缓存操作受益且应当被给予驱逐优先级的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。
b类指令模板
在b类指令模板的情况下，α字段1552被解释为写掩码控制(z)字段1552c，其内容区分由写掩码字段1570控制的写掩蔽应当是合并还是归零。
在b类非存储器访问1505的指令模板的情况下，β字段1554的一部分被解释为rl字段1557a，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作1512的指令模板和无存储器访问的写掩码控制vsize型操作1517的指令模板分别指定舍入1557a.1和向量长度(vsize)1557a.2)，而β字段1554的其余部分区分要执行所指定类型的操作中的哪一种。在无存储器访问1505的指令模板中，比例字段1560、位移字段1562a和位移比例字段1562b不存在。
在无存储器访问的写掩码控制部分舍入控制型操作1510的指令模板中，β字段1554的其余部分被解释为舍入操作字段1559a，并且禁用异常事件报告(给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序)。
舍入操作控制字段1559a——正如舍入操作控制字段1558，其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段1559a允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段1550的内容覆盖该寄存器值。
在无存储器访问的写掩码控制vsize型操作1517的指令模板中，β字段1554的其余部分被解释为向量长度字段1559b，其内容区分要执行多个数据向量长度中的哪一个(例如，128字节、256字节或512字节)。
在b类存储器访问1520的指令模板的情况下，β字段1554的一部分被解释为广播字段1557b，其内容区分是否要执行广播型数据操纵操作，而β字段1554的其余部分被解释为向量长度字段1559b。存储器访问1520的指令模板包括比例字段1560，并任选地包括位移字段1562a或位移比例字段1562b。
针对通用向量友好指令格式1500，示出完整操作码字段1574包括格式字段1540、基础操作字段1542和数据元素宽度字段1564。尽管示出了其中完整操作码字段1574包括所有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段1574包括少于所有的这些字段。完整操作码字段1574提供操作代码(操作码)。
扩充操作字段1550、数据元素宽度字段1564和写掩码字段1570允许逐指令地以通用向量友好指令格式指定这些特征。
写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
在a类和b类内出现的各种指令模板在不同的情形下是有益的。在本公开的一些实施例中，不同处理器或处理器内的不同核可支持仅a类、仅b类、或者可支持这两类。举例而言，旨在用于通用计算的高性能通用乱序核可仅支持b类，旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持a类，并且旨在用于通用计算和图形和/或科学(吞吐量)计算两者的核可支持a类和b类两者(当然，具有来自这两类的模板和指令的一些混合、但是并非来自这两类的所有模板和指令的核在本公开的范围内)。同样，单个处理器可包括多个核，这多个核全部都支持相同的类，或者其中不同的核支持不同的类。举例而言，在具有单独的图形核和通用核的处理器中，图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持a类，而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持b类的乱序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持a类又支持b类的一个或多个通用有序或乱序核。当然，在本公开的不同实施例中，来自一类的特征也可在其他类中实现。将使以高级语言编写的程序成为(例如，及时编译或静态编译)各种不同的可执行形式，这些可执行形式包括：1)仅具有由用于执行的目标处理器支持的(多个)类的指令的形式；或者2)具有替代例程并具有控制流代码的形式，该替代例程使用所有类的指令的不同组合来编写，该控制流代码选择这些例程以基于由当前正在执行代码的处理器支持的指令来执行。
示例性专用向量友好指令格式
图16是图示根据本公开的实施例的示例性专用向量友好指令格式的框图。图16示出专用向量友好指令格式1600，其指定各字段的位置、尺寸、解释和次序、以及那些字段中的一些字段的值，在这个意义上，该专用向量友好指令格式1600是专用的。专用向量友好指令格式1600可用于扩展x86指令集，并且由此字段中的一些字段与如在现有的x86指令集及其扩展(例如，avx)中所使用的那些字段类似或相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、modr/m字段、sib字段、位移字段和立即数字段一致。图示来自图15的字段，来自图16的字段映射到来自图15的字段。
应当理解，虽然出于说明的目的在通用向量友好指令格式1500的上下文中参考专用向量友好指令格式1600描述了本公开的实施例，但是本公开不限于专用向量友好指令格式1600，除非另有声明。例如，通用向量友好指令格式1500构想了各种字段的各种可能的尺寸，而专用向量友好指令格式1600示出为具有特定尺寸的字段。作为具体示例，尽管在专用向量友好指令格式1600中数据元素宽度字段1564被图示为一位字段，但是本公开不限于此(即，通用向量友好指令格式1500构想数据元素宽度字段1564的其他尺寸)。
通用向量友好指令格式1500包括以下列出的按照图16a中图示的顺序的如下字段。
evex前缀(字节0-3)1602——以四字节形式进行编码。
格式字段1540(evex字节0，位[7:0])——第一字节(evex字节0)是格式字段1540，并且它包含0x62(在本公开的一个实施例中，为用于区分向量友好指令格式的唯一值)。
第二－第四字节(evex字节1-3)包括提供专用能力的多个位字段。
rex字段1605(evex字节1，位[7-5])——由evex.r位字段(evex字节1，位[7]–r)、evex.x位字段(evex字节1，位[6]–x)以及(1557bex字节1，位[5]–b)组成。evex.r、evex.x和evex.b位字段提供与对应的vex位字段相同的功能，并且使用1补码的形式进行编码，即zmm0被编码为1111b，zmm15被编码为0000b。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx和bbb)进行编码，由此可通过增加evex.r、evex.x和evex.b来形成rrrr、xxxx和bbbb。
rex’字段1510——这是rex’字段1510的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的evex.r’位字段(evex字节1，位[4]–r’)。在本公开的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与bound指令进行区分，该bound指令的实操作码字节是62，但是在modr/m字段(在下文中描述)中不接受mod字段中的值11；本公开的替代实施例不以反转的格式存储该指示的位以及以下其他指示的位。值1用于对较低16个寄存器进行编码。换句话说，通过组合evex.r’、evex.r以及来自其他字段的其他rrr来形成r’rrrr。
操作码映射字段1615(evex字节1，位[3:0]–mmmm)——其内容对隐含的前导操作码字节(0f、0f38或0f3)进行编码。
数据元素宽度字段1564(evex字节2，位[7]–w)——由记号evex.w表示。evex.w用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
evex.vvvv1620(evex字节2，位[6:3]-vvvv)——evex.vvvv的作用可包括如下：1)evex.vvvv对以反转(1补码)形式指定的第一源寄存器操作数进行编码，并且对具有两个或更多个源操作数的指令有效；2)evex.vvvv对针对特定向量位移以1补码的形式指定的目的地寄存器操作数进行编码；或者3)evex.vvvv不对任何操作数进行编码，该字段被预留，并且应当包含1111b。由此，evex.vvvv字段1620对以反转(1补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的evex位字段用于将指定符尺寸扩展到32个寄存器。
evex.u1568类字段(evex字节2，位[2]-u)——如果evex.u＝0，则它指示a类或evex.u0；如果evex.u＝1，则它指示b类或evex.u1。
前缀编码字段1625(evex字节2，位[1:0]-pp)——提供了用于基础操作字段的附加位。除了对以evex前缀格式的传统sse指令提供支持以外，这也具有压缩simd前缀的益处(evex前缀仅需要2位，而不是需要字节来表达simd前缀)。在一个实施例中，为了支持使用以传统格式和以evex前缀格式两者的simd前缀(66h、f2h、f3h)的传统sse指令，将这些传统simd前缀编码成simd前缀编码字段；并且在运行时在被提供给解码器的pla之前被扩展成传统simd前缀(因此，在无需修改的情况下，pla既可执行传统格式的这些传统指令又可执行evex格式的这些传统指令)。虽然较新的指令可将evex前缀编码字段的内容直接用作操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统simd前缀指定的不同含义。替代实施例可重新设计pla以支持2位simd前缀编码，并且由此不需要扩展。
α字段1552(evex字节3，位[7]–eh，也称为evex.eh、evex.rs、evex.rl、evex.写掩码控制、以及evex.n；也以α图示)——如先前所述，该字段是针对上下文的。
β字段1554(evex字节3，位[6:4]-sss，也称为evex.s2-0、evex.r2-0、evex.rr1、evex.ll0、evex.llb，还以βββ图示)——如前所述，此字段是针对上下文的。
rex’字段1510——这是rex’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的evex.v’位字段(evex字节3，位[3]–v’)。该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说，通过组合evex.v’、evex.vvvv来形成v’vvvv。
写掩码字段1570(evex字节3，位[2:0]-kkk)——其内容指定写掩码寄存器中的寄存器的索引，如先前所述。在本公开的一个实施例中，特定值evex.kkk＝000具有暗示没有写掩码用于特定指令的特殊行为(这能以各种方式实现，包括使用硬连线到所有对象的写掩码或绕过掩蔽硬件的硬件来实现)。
实操作码字段1630(字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
modr/m字段1640(字节5)包括mod字段1642、reg字段1644和r/m字段1646。如先前所述的，mod字段1642的内容将存储器访问操作和非存储器访问操作区分开。reg字段1644的作用可被归结为两种情形：对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展，并且不用于对任何指令操作数进行编码。r/m字段1646的作用可包括如下：对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
比例、索引、基址(sib)字节(字节6)——如先前所述的，比例字段1550的内容用于存储器地址生成。sib.xxx1654和sib.bbb1656——先前已经针对寄存器索引xxxx和bbbb提及了这些字段的内容。
位移字段1562a(字节7-10)——当mod字段1642包含10时，字节7-10是位移字段1562a，并且它与传统32位位移(disp32)一样地工作，并且以字节粒度工作。
位移因数字段1562b(字节7)——当mod字段1642包含01时，字节7是位移因数字段1562b。该字段的位置与以字节粒度工作的传统x86指令集8位位移(disp8)的位置相同。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移之间寻址；在64字节高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32；然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段1562b是disp8的重新解释；当使用位移因数字段1562b时，通过将位移因数字段的内容乘以存储器操作数访问的尺寸(n)来确定实际位移。该类型的位移被称为disp8*n。这减小了平均指令长度(单个字节用于位移，但具有大得多的范围)。此类经压缩的位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移的冗余低阶位不需要被编码。换句话说，位移因数字段1562b替代传统x86指令集8位位移。由此，位移因数字段1562b以与x86指令集8位位移相同的方式被编码(因此，在modrm/sib编码规则中没有变化)，唯一的不同在于，将disp8超载至disp8*n。换句话说，在编码规则或编码长度方面没有变化，而仅在有硬件对位移值的解释方面有变化(这需要将位移按比例缩放存储器操作数的尺寸以获得字节式地址偏移)。立即数字段1572如先前所述地操作。
完整操作码字段
图16b是图示根据本公开的一个实施例的构成完整操作码字段1574的具有专用向量友好指令格式1600的字段的框图。具体地，完整操作码字段1574包括格式字段1540、基础操作字段1542和数据元素宽度(w)字段1564。基础操作字段1542包括前缀编码字段1625、操作码映射字段1615和实操作码字段1630。
寄存器索引字段
图16c是图示根据本公开的一个实施例的构成寄存器索引字段1544的具有专用向量友好指令格式1600的字段的框图。具体地，寄存器索引字段1544包括rex字段1605、rex’字段1610、modr/m.reg字段1644、modr/m.r/m字段1646、vvvv字段1620、xxx字段1654和bbb字段1656。
扩充操作字段
图16d是图示根据本公开的一个实施例的构成扩充操作字段1550的具有专用向量友好指令格式1600的字段的框图。当类(u)字段1568包含0时，它表明evex.u0(a类1568a)；当它包含1时，它表明evex.u1(b类1568b)。当u＝0且mod字段1642包含11(表明无存储器访问操作)时，α字段1552(evex字节3，位[7]–eh)被解释为rs字段1552a。当rs字段1552a包含1(舍入1552a.1)时，β字段1554(evex字节3，位[6:4]–sss)被解释为舍入控制字段1554a。舍入控制字段1554a包括一位sae字段1556和两位舍入操作字段1558。当rs字段1552a包含0(数据变换1552a.2)时，β字段1554(evex字节3，位[6:4]–sss)被解释为三位数据变换字段1554b。当u＝0且mod字段1642包含00、01或10(表明存储器访问操作)时，α字段1552(evex字节3，位[7]–eh)被解释为驱逐提示(eh)字段1552b，并且β字段1554(evex字节3，位[6:4]–sss)被解释为三位数据操纵字段1554c。
当u＝1时，α字段1552(evex字节3，位[7]–eh)被解释为写掩码控制(z)字段1552c。当u＝1且mod字段1642包含11(表明无存储器访问操作)时，β字段1554的一部分(evex字节3，位[4]–s0)被解释为rl字段1557a；当它包含1(舍入1557a.1)时，β字段1554的其余部分(evex字节3，位[6-5]–s2-1)被解释为舍入操作字段1559a，而当rl字段1557a包含0(vsize1557.a2)时，β字段1554的其余部分(evex字节3，位[6-5]-s2-1)被解释为向量长度字段1559b(evex字节3，位[6-5]–l1-0)。当u＝1且mod字段1642包含00、01或10(表明存储器访问操作)时，β字段1554(evex字节3，位[6:4]–sss)被解释为向量长度字段1559b(evex字节3，位[6-5]–l1-0)和广播字段1557b(evex字节3，位[4]–b)。
示例性寄存器架构
图17是根据本公开的一个实施例的寄存器架构1700的框图。在所图示的实施例中，有32个512位宽的向量寄存器1710；这些寄存器被引用为zmm0到zmm31。较低的16个zmm寄存器的较低阶256个位覆盖(overlay)在寄存器ymm0-16上。较低的16个zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmm0-15上。专用向量友好指令格式1600对这些被覆盖的寄存器堆操作，如在以下表格中所图示。
换句话说，向量长度字段1559b在最大长度与一个或多个其他较短长度之间进行选择，其中每一个此类较短长度是前一长度的一半，并且不具有向量长度字段1559b的指令模板在最大向量长度上操作。此外，在一个实施例中，专用向量友好指令格式1600的b类指令模板对紧缩或标量单/双精度浮点数据以及紧缩或标量整数数据操作。标量操作是对zmm/ymm/xmm寄存器中的最低阶数据元素位置执行的操作；取决于实施例，较高阶数据元素位置要么保持与在指令之前相同，要么归零。
写掩码寄存器1715——在所图示的实施例中，存在8个写掩码寄存器(k0至k7)，每一写掩码寄存器的尺寸是64位。在替代实施例中，写掩码寄存器1715的尺寸是16位。如先前所述，在本公开的一个实施例中，向量掩码寄存器k0无法用作写掩码；当将正常指示k0的编码用作写掩码时，它选择硬连线的写掩码0xffff，从而有效地禁止写掩蔽用于那条指令。
通用寄存器1725——在所示出的实施例中，有十六个64位通用寄存器，这些寄存器与现有的x86寻址模式一起使用以对存储器操作数寻址。这些寄存器通过名称rax、rbx、rcx、rdx、rbp、rsi、rdi、rsp以及r8到r15来引用。
标量浮点栈寄存器堆(x87栈)1745，在其上面重叠了mmx紧缩整数平坦寄存器堆1750——在所图示的实施例中，x87栈是用于使用x87指令集扩展来对32/64/80位浮点数据执行标量浮点操作的八元素栈；而使用mmx寄存器来对64位紧缩整数数据执行操作，以及为在mmx与xmm寄存器之间执行的一些操作保存操作数。
本公开的替代实施例可以使用更宽的或更窄的寄存器。另外，本公开的替代实施例可以使用更多、更少或不同的寄存器堆和寄存器。
示例性核架构、处理器和计算机架构
处理器核能以不同方式、出于不同的目的、在不同的处理器中实现。例如，此类核的实现可以包括：1)旨在用于通用计算的通用有序核；2)旨在用于通用计算的高性能通用乱序核；3)旨在主要用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包括：1)cpu，其包括旨在用于通用计算的一个或多个通用有序核和/或旨在用于通用计算的一个或多个通用乱序核；以及2)协处理器，其包括旨在主要用于图形和/或科学(吞吐量)的一个或多个专用核。此类不同的处理器导致不同的计算机系统架构，这些计算机系统架构可包括：1)在与cpu分开的芯片上的协处理器；2)在与cpu相同的封装中但在分开的管芯上的协处理器；3)与cpu在相同管芯上的协处理器(在该情况下，此类协处理器有时被称为专用逻辑或被称为专用核，该专用逻辑诸如，集成图形和/或科学(吞吐量)逻辑)；以及4)芯片上系统，其可以将所描述的cpu(有时被称为(多个)应用核或(多个)应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上。接着描述示例性核架构，随后描述示例性处理器和计算机架构。
示例性核架构
有序和乱序核框图
图18a是图示根据本公开的各实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。图18b是示出根据本公开的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。图18a-图18b中的实线框图示有序流水线和有序核，而虚线框的任选增加图示寄存器重命名的、乱序发布/执行流水线和核。考虑到有序方面是乱序方面的子集，将描述乱序方面。
在图18a中，处理器流水线1800包括取出级1802、长度解码级1804、解码级1806、分配级1808、重命名级1810、调度(也被称为分派或发布)级1812、寄存器读取/存储器读取级1814、执行级1816、写回/存储器写入级1818、异常处置级1822和提交级1824。
图18b示出处理器核1890，该处理器核1890包括前端单元1830，该前端单元1830耦合到执行引擎单元1850，并且前端单元1830和执行引擎单元1850两者都耦合到存储器单元1870。核1890可以是精简指令集计算(risc)核、复杂指令集计算(cisc)核、超长指令字(vliw)核、或混合或替代的核类型。作为又一选项，核1890可以是专用核，诸如例如，网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元(gpgpu)核、图形核，等等。
前端单元1830包括分支预测单元1832，该分支预测单元1832耦合到指令高速缓存单元1834，该指令高速缓存单元1834耦合到指令转换后备缓冲器(tlb)1836，该指令转换后备缓冲器1836耦合到指令取出单元1838，该指令取出单元1838耦合到解码单元1840。解码单元1840(或解码器或解码单元)可对指令(例如，宏指令)解码，并且生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元1840可使用各种不同的机制来实现。合适机制的示例包括但不限于，查找表、硬件实现、可编程逻辑阵列(pla)、微代码只读存储器(rom)等。在一个实施例中，核1890包括存储用于某些宏指令的微代码的微代码rom或其他介质(例如，在解码单元1840中，或以其他方式在前端单元1830内)。解码单元1840耦合到执行引擎单元1850中的重命名/分配器单元1852。
执行引擎单元1850包括重命名/分配器单元1852，该重命名/分配器单元1852耦合到引退单元1854和一个或多个调度器单元的集合1856。(多个)调度器单元1856表示任何数量的不同调度器，包括预留站、中央指令窗等。(多个)调度器单元1856耦合到(多个)物理寄存器堆单元1858。(多个)物理寄存器堆单元1858中的每一个物理寄存器堆单元表示一个或多个物理寄存器堆，其中不同的物理寄存器堆存储一种或多种不同的数据类型，诸如，标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点，状态(例如，作为要执行的下一条指令的地址的指令指针)等等。在一个实施例中，(多个)物理寄存器堆单元1858包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元可以提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆单元1858由引退单元1854重叠，以图示可实现寄存器重命名和乱序执行的各种方式(例如，使用(多个)重排序缓冲器和(多个)引退寄存器堆；使用(多个)未来文件、(多个)历史缓冲器、(多个)引退寄存器堆；使用寄存器映射和寄存器池，等等)。引退单元1854和(多个)物理寄存器堆单元1858耦合到(多个)执行集群1860。(多个)执行集群1860包括一个或多个执行单元的集合1862以及一个或多个存储器访问单元的集合1864。执行单元1862可执行各种操作(例如，移位、加法、减法、乘法)并可对各种数据类型(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的多个执行单元，但是其他实施例可包括仅一个执行单元或全都执行所有功能的多个执行单元。(多个)调度器单元1856、(多个)物理寄存器堆单元1858和(多个)执行集群1860示出为可能有多个，因为某些实施例为某些类型的数据/操作创建分开的流水线(例如，标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线，和/或各自具有其自身的调度器单元、(多个)物理寄存器堆单元和/或执行集群的存储器访问流水线——并且在分开的存储器访问流水线的情况下，实现其中仅该流水线的执行集群具有(多个)存储器访问单元1864的某些实施例)。还应当理解，在使用分开的流水线的情况下，这些流水线中的一个或多个可以是乱序发布/执行，并且其余流水线可以是有序的。
存储器访问单元的集合1864耦合到存储器单元1870，该存储器单元1870包括数据tlb单元1872，该数据tlb单元1872耦合到数据高速缓存单元1874，该数据高速缓存单元1874耦合到第二级(l2)高速缓存单元1876。在一个示例性实施例中，存储器访问单元1864可包括加载单元、存储地址单元和存储数据单元，其中的每一个均耦合到存储器单元1870中的数据tlb单元1872。指令高速缓存单元1834还耦合到存储器单元1870中的第二级(l2)高速缓存单元1876。l2高速缓存单元1876耦合到一个或多个其他级别的高速缓存，并最终耦合到主存储器。
作为示例，示例性寄存器重命名的乱序发布/执行核架构可如下所述地实现流水线1800：1)指令取出1838执行取出级1802和长度解码级1804；2)解码单元1840执行解码级1806；3)重命名/分配器单元1852执行分配级1808和重命名级1810；4)(多个)调度器单元1856执行调度级1812；5)(多个)物理寄存器堆单元1858和存储器单元1870执行寄存器读取/存储器读取级1814；执行集群1860执行执行级1816；6)存储器单元1870和(多个)物理寄存器堆单元1858执行写回/存储器写入级1818；7)各单元可牵涉到异常处置级1822；以及8)引退单元1854和(多个)物理寄存器堆单元1858执行提交级1824。
核1890可支持一个或多个指令集(例如，x86指令集(具有已与较新版本一起添加的一些扩展)；加利福尼亚州桑尼维尔市的mips技术公司的mips指令集；加利福尼亚州桑尼维尔市的arm控股公司的arm指令集(具有诸如neon的任选的附加扩展))，其中包括本文中描述的(多条)指令。在一个实施例中，核1890包括用于支持紧缩数据指令集扩展(例如，avx1、avx2)的逻辑，由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。
应当理解，核可支持多线程化(执行两个或更多个并行的操作或线程的集合)，并且可以按各种方式来完成该多线程化，各种方式包括时分多线程化、同时多线程化(其中单个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如，时分取出和解码以及此后的诸如
尽管在乱序执行的上下文中描述了寄存器重命名，但应当理解，可以在有序架构中使用寄存器重命名。尽管所图示的处理器的实施例还包括分开的指令和数据高速缓存单元1834/1874以及共享的l2高速缓存单元1876，但是替代实施例可以具有用于指令和数据两者的单个内部高速缓存，诸如例如，第一级(l1)内部高速缓存或多个级别的内部高速缓存。在一些实施例中，该系统可包括内部高速缓存和在核和/或处理器外部的外部高速缓存的组合。或者，所有高速缓存都可以在核和/或处理器的外部。
具体的示例性有序核架构
图19a-图19b图示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核)中的一个逻辑块。取决于应用，逻辑块通过高带宽互连网络(例如，环形网络)与一些固定的功能逻辑、存储器i/o接口和其他必要的i/o逻辑进行通信。
图19a是根据本公开的实施例的单个处理器核以及它至管芯上互连网络1902的连接及其第二级(l2)高速缓存的本地子集1904的框图。在一个实施例中，指令解码器1900支持具有紧缩数据指令集扩展的x86指令集。l1高速缓存1906允许对进入标量和向量单元中的、对高速缓存存储器的低等待时间访问。尽管在一个实施例中(为了简化设计)，标量单元1908和向量单元190使用分开的寄存器集合(分别为标量寄存器1912和向量寄存器1914)，并且在这些寄存器之间传输的数据被写入到存储器，并随后从第一级(l1)高速缓存1906读回，但是本公开的替代实施例可以使用不同的方法(例如，使用单个寄存器集合或包括允许数据在这两个寄存器堆之间传输而无需被写入和读回的通信路径)。
l2高速缓存的本地子集1904是全局l2高速缓存的一部分，该全局l2高速缓存被划分成多个分开的本地子集，每个处理器核一个本地子集。每个处理器核具有到其自身的l2高速缓存的本地子集1904的直接访问路径。由处理器核读取的数据被存储在其l2高速缓存子集1904中，并且可以与其他处理器核访问其自身的本地l2高速缓存子集并行地被快速访问。由处理器核写入的数据被存储在其自身的l2高速缓存子集1904中，并在必要的情况下从其他子集转储清除。环形网络确保共享数据的一致性。环形网络是双向的，以允许诸如处理器核、l2高速缓存和其他逻辑块之类的代理在芯片内彼此通信。每个环形数据路径为每个方向1012位宽。
图19b是根据本公开的实施例的图19a中的处理器核的一部分的展开图。图19b包括l1高速缓存1904的l1数据高速缓存1906a部分，以及关于向量单元1910和向量寄存器1914的更多细节。具体地，向量单元1910是16宽向量处理单元(vpu)(见16宽alu1928)，该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该vpu通过混合单元1920支持对寄存器输入的混合，通过数值转换单元1922a-b支持数值转换，并且通过复制单元1924支持对存储器输入的复制。写掩码寄存器1926允许预测所得的向量写入。
图20是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器2000的框图。图20中的实线框图示具有单个核2002a、系统代理2010、一个或多个总线控制器单元的集合2016的处理器2000，而虚线框的任选增加图示具有多个核2002a-n、系统代理单元2010中的一个或多个集成存储器控制器单元的集合2014以及专用逻辑2008的替代处理器2000。
因此，处理器2000的不同实现可包括：1)cpu，其中专用逻辑2008是集成图形和/或科学(吞吐量)逻辑(其可包括一个或多个核)，并且核1802a-n是一个或多个通用核(例如，通用有序核、通用乱序核、这两者的组合)；2)协处理器，其中核2002a-n是旨在主要用于图形和/或科学(吞吐量)的大量专用核；以及3)协处理器，其中核2002a-n是大量通用有序核。因此，处理器2000可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、gpgpu(通用图形处理单元)、高吞吐量的集成众核(mic)协处理器(包括30个或更多核)、嵌入式处理器，等等。该处理器可以被实现在一个或多个芯片上。处理器2000可以是一个或多个基板的一部分，和/或可使用多种工艺技术(诸如例如，bicmos、cmos、或nmos)中的任何技术被实现在一个或多个基板上。
存储器层次结构包括核内的一个或多个高速缓存级别、一个或多个共享高速缓存单元的集合2006、以及耦合到集成存储器控制器单元的集合2014的外部存储器(未示出)。共享高速缓存单元的集合2006可包括一个或多个中间级别的高速缓存，诸如，第二级(l2)、第三级(l3)、第四级(l4)或其他级别的高速缓存、末级高速缓存(llc)和/或以上各项的组合。虽然在一个实施例中，基于环的互连单元2012将集成图形逻辑2008、共享高速缓存单元的集合2006以及系统代理单元2010/(多个)集成存储器控制器单元2014互连，但是替代实施例可使用任何数量的公知技术来互连此类单元。在一个实施例中，在一个或多个高速缓存单元2006与核2002a-n之间维持一致性。
在一些实施例中，一个或多个核2002a-n能够实现多线程化。系统代理2010包括协调和操作核2002a-n的那些部件。系统代理单元2010可包括例如功率控制单元(pcu)和显示单元。pcu可以是对核2002a-n以及集成图形逻辑2008的功率状态进行调节所需的逻辑和部件，或可包括这些逻辑和部件。显示单元用于驱动一个或多个外部连接的显示器。
核2002a-n在架构指令集方面可以是同构的或异构的；即，核2002a-n中的两个或更多个核可能能够执行相同的指令集，而其他核可能能够执行该指令集的仅仅子集或不同的指令集。
示例性计算机架构
图21-24是示例性计算机架构的框图。本领域中已知的对膝上型设备、台式机、手持pc、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(dsp)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般地，能够包含如本文中所公开的处理器和/或其他执行逻辑的各种各样的系统或电子设备一般都是合适的。
现在参考图21，所示出的是根据本公开一个实施例的系统2100的框图。系统2100可以包括一个或多个处理器2110、2115，这些处理器耦合到控制器中枢2120。在一个实施例中，控制器中枢2120包括图形存储器控制器中枢(gmch)2190和输入/输出中枢(ioh)2150(其可以在分开的芯片上)；gmch2190包括存储器和图形控制器，存储器2140和协处理器2145耦合到该存储器和图形控制器；ioh2150将输入/输出(i/o)设备2160耦合到gmch2190。或者，存储器和图形控制器中的一个或这两者被集成在(如本文中所描述的)处理器内，存储器2140和协处理器2145直接耦合到处理器2110，并且控制器中枢2120与ioh2150处于单个芯片中。存储器2140可包括比较模块2140a，该比较模块2140a利用用于存储代码，该代码当被执行时使处理器执行本公开的任何方法。
附加的处理器2115的任选性在图21中通过虚线来表示。每一处理器2110、2115可包括本文中描述的处理核中的一个或多个，并且可以是处理器2000的某一版本。
存储器2140可以是例如动态随机存取存储器(dram)、相变存储器(pcm)或这两者的组合。对于至少一个实施例，控制器中枢2120经由诸如前端总线(fsb)之类的多分支总线、诸如快速路径互连(qpi)之类的点对点接口、或者类似的连接2195来与(多个)处理器2110、2115进行通信。
在一个实施例中，协处理器2145是专用处理器，诸如例如，高吞吐量mic处理器、网络或通信处理器、压缩引擎、图形处理器、gpgpu、嵌入式处理器，等等。在一个实施例中，控制器中枢2120可以包括集成图形加速器。
在物理资源2110、2115之间可以存在包括架构、微架构、热、功耗特性等一系列品质度量方面的各种差异。
在一个实施例中，处理器2110执行控制一般类型的数据处理操作的指令。嵌入在这些指令内的可以是协处理器指令。处理器2110将这些协处理器指令识别为具有应当由附连的协处理器2145执行的类型。因此，处理器2110在协处理器总线或者其他互连上将这些协处理器指令(或者表示协处理器指令的控制信号)发布到协处理器2145。(多个)协处理器2145接受并执行所接收的协处理器指令。
现在参见图22，所示出的是根据本公开的实施例的第一更具体的示例性系统2200的框图。如图22中所示，多处理器系统2200是点对点互连系统，并且包括经由点对点互连2250耦合的第一处理器2270和第二处理器2280。处理器2270和2280中的每一个都可以是处理器2000的某一版本。在本公开的一个实施例中，处理器2270和2280分别是处理器2210和2115，而协处理器2238是协处理器2145。在另一实施例中，处理器2270和2280分别是处理器2110和协处理器2145。
处理器2270和2280示出为分别包括集成存储器控制器(imc)单元2272和2282。处理器2270还包括作为其总线控制器单元的一部分的点对点(p-p)接口2276和2278；类似地，第二处理器2280包括p-p接口2286和2288。处理器2270、2280可以经由使用点对点(p-p)接口电路2278、2288的p-p接口2250来交换信息。如图22中所示，imc2272和2282将处理器耦合到相应的存储器，即存储器2232和存储器2234，这些存储器可以是本地附连到相应处理器的主存储器的部分。
处理器2270、2280可各自经由使用点对点接口电路2276、2294、2286、2298的各个p-p接口2252、2254来与芯片组2290交换信息。芯片组2290可以任选地经由高性能接口2239来与协处理器2238交换信息。在一个实施例中，协处理器2238是专用处理器，诸如例如，高吞吐量mic处理器、网络或通信处理器、压缩引擎、图形处理器、gpgpu、嵌入式处理器，等等。
共享高速缓存(未示出)可被包括在任一处理器中，或在这两个处理器的外部但经由p-p互连与这些处理器连接，使得如果处理器被置于低功率模式，则任一个或这两个处理器的本地高速缓存信息可被存储在共享高速缓存中。
芯片组2290可以经由接口2296耦合到第一总线2216。在一个实施例中，第一总线2216可以是外围部件互连(pci)总线或诸如pci快速总线或另一第三代i/o互连总线之类的总线，但是本公开的范围不限于此。
如图22中所示，各种i/o设备2214可连同总线桥2218一起耦合到第一总线2216，该总线桥2218将第一总线2216耦合到第二总线2220。在一个实施例中，诸如协处理器、高吞吐量mic处理器、gpgpu、加速器(诸如例如，图形加速器或数字信号处理(dsp)单元)、现场可编程门阵列或任何其他处理器的一个或多个附加处理器2215耦合到第一总线2216。在一个实施例中，第二总线2220可以是低引脚数(lpc)总线。在一个实施例中，各种设备可耦合到第二总线2220，这些设备包括例如键盘和/或鼠标2222、通信设备2227以及存储单元2228，该存储单元2228诸如可包括指令/代码和数据2230的盘驱动器或者其他大容量存储设备。此外，音频i/o2224可以被耦合到第二总线2220。注意，其他架构是可能的。例如，代替图22的点对点架构，系统可以实现多分支总线或其他此类架构。
现在参考图23，示出的是根据本公开的实施例的第二更具体的示例性系统2300的框图。图22和23中的类似元件使用类似的附图标记，并且从图23中省略了图22的某些方面以避免混淆图23的其他方面。
图23图示处理器2270、2280可分别包括集成存储器和i/o控制逻辑(“cl”)2272和2282。因此，cl2272、2282包括集成存储器控制器单元，并包括i/o控制逻辑。图23图示不仅存储器2232、2234耦合到cl2272、2282，而且i/o设备2314也耦合到控制逻辑2272、2282。传统i/o设备2315被耦合到芯片组2290。
现在参考图24，示出的是根据本公开的实施例的soc2400的框图。图20中的类似要素使用类似的附图标记。另外，虚线框是更先进的soc上的任选的特征。在图24中，(多个)互连单元2402被耦合到：应用处理器2410，其包括一个或多个核的集合202a-n的集合以及(多个)共享高速缓存单元2006；系统代理单元2010；(多个)总线控制器单元2016；(多个)集成存储器控制器单元2014；一个或多个协处理器的集合2420，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机存取存储器(sram)单元2430；直接存储器访问(dma)单元2432；以及用于耦合到一个或多个外部显示器的显示单元2440。在一个实施例中，(多个)协处理器2420包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、gpgpu、高吞吐量mic处理器、或嵌入式处理器，等等。
本文公开的(例如，机制的)各实施例可以被实现在硬件、软件、固件或此类实现方式的组合中。本公开的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
可将程序代码(诸如，图22中图示的代码2230)应用于输入指令，以执行本文中描述的功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本申请的目的，处理系统包括具有处理器的任何系统，该处理器诸如例如，数字信号处理器(dsp)、微控制器、专用集成电路(asic)或微处理器。
程序代码可以用高级的面向过程的编程语言或面向对象的编程语言来实现，以便与处理系统通信。如果需要，也可用汇编语言或机器语言来实现程序代码。事实上，本文中描述的机制不限于任何特定的编程语言的范围。在任何情况下，该语言可以是编译语言或解释语言。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，该指令表示处理器中的各种逻辑，该指令在被机器读取时使得该机器制造用于执行本文中所述的技术的逻辑。被称为“ip核”的此类表示可以被存储在有形的机器可读介质上，并可被供应给各个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。
此类机器可读存储介质可以包括但不限于通过机器或设备制造或形成的制品的非暂态、有形布置，其包括存储介质，诸如硬盘；任何其他类型的盘，包括软盘、光盘、紧致盘只读存储器(cd-rom)、可重写紧致盘(cd-rw)以及磁光盘；半导体器件，诸如，只读存储器(rom)、诸如动态随机存取存储器(dram)和静态随机存取存储器(sram)的随机存取存储器(ram)、可擦除可编程只读存储器(eprom)、闪存、电可擦除可编程只读存储器(eeprom)；相变存储器(pcm)；磁卡或光卡；或适于存储电子指令的任何其他类型的介质。
因此，本公开的实施例还包括非暂态的有形机器可读介质，该介质包含指令或包含设计数据，诸如硬件描述语言(hdl)，它定义本文中描述的结构、电路、装置、处理器和/或系统特征。这些实施例也被称为程序产品。
仿真(包括二进制变换、代码变形等)
在一些情况下，指令转换器可用于将指令从源指令集转换至目标指令集。例如，指令转换器可以将指令变换(例如，使用静态二进制变换、包括动态编译的动态二进制变换)、变形、仿真或以其他方式转换成要由核处理的一条或多条其他指令。指令转换器可以用软件、硬件、固件、或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。
图25是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所图示的实施例中，指令转换器是软件指令转换器，但替代地，该指令转换器可以用软件、固件、硬件或其各种组合来实现。图25示出可使用x86编译器2504来编译高级语言2502形式的程序，以生成可由具有至少一个x86指令集核的处理器2516原生执行的x86二进制代码2506。具有至少一个x86指令集核的处理器2516表示通过兼容地执行或以其他方式执行以下各项来执行与具有至少一个x86指令集核英特尔处理器基本相同的功能的任何处理器：1)英特尔x86指令集核的指令集的本质部分，或2)目标为在具有至少一个x86指令集核的英特尔处理器上运行以便取得与具有至少一个x86指令集核的英特尔处理器基本相同的结果的应用或其他软件的目标代码版本。x86编译器2504表示可操作用于生成x86二进制代码2506(例如，目标代码)的编译器，该二进制代码可通过或不通过附加的链接处理在具有至少一个x86指令集核的处理器2516上执行。类似地，图25示出可以使用替代的指令集编译器2508来编译高级语言2502形式的程序，以生成可以由不具有至少一个x86指令集核的处理器2514(例如，具有执行加利福尼亚州桑尼维尔市的mips技术公司的mips指令集、和/或执行加利福尼亚州桑尼维尔市的arm控股公司的arm指令集的核的处理器)原生执行的替代的指令集二进制代码2510。指令转换器2512用于将x86二进制代码2506转换成可以由不具有x86指令集核的处理器2514原生执行的代码。该转换后的代码不大可能与替代的指令集二进制代码2510相同，因为能够这样做的指令转换器难以制造；然而，转换后的代码将完成一般操作，并且由来自替代指令集的指令构成。因此，指令转换器2512通过仿真、模拟或任何其他过程来表示允许不具有x86指令集处理器或核的处理器或其他电子设备执行x86二进制代码2506的软件、固件、硬件或其组合。
- 还没有人留言评论。精彩留言会获得点赞！