内存重置电路及应用所述内存重置电路的主板的制作方法

本发明涉及一种内存重置电路及应用所述内存重置电路的主板。

背景技术：

一般而言，在电脑系统在重启或者开机后，系统会要求进行内存的重置。在现有技术中，通常会使用控制芯片配合多个三极管以对内存完成重置动作。

然而，在主板上增加多个三极管将会增加产品的成本，并且还将会使得主板的线路更加复杂。

技术实现要素：

有鉴于此，有必要提供一种内存重置电路及应用所述内存重置电路的主板。

一种内存重置电路，用于在主板开机时对内存进行重置，所述内存重置电路包括：

控制芯片，所述控制芯片用于在所述主板开机的预设时间内输出具有第一电平的第一控制信号及具有第一电平的第二控制信号，所述第一控制信号及第二控制信号在所述预设时间后由第一电平转变为第二电平；及

逻辑控制单元，所述控制芯片用于接收所述第一控制信号及第二控制信号，并根据所接收的第一控制信号及第二控制信号以输出对应的重置信号；

当所述逻辑控制单元接收到具有第一电平的第一控制信号及具有第一电平的第二控制信号时，所述逻辑控制单元输出具有第一电平的重置信号至所述内存，所述第一电平的重置信号控制所述内存进行重置。

进一步地，当所述逻辑控制单元接收到具有第二电平的第一控制信号及具有第二电平的第二控制信号时，所述逻辑控制单元将会输出具有第二电平的重置信号至所述内存，所述第二电平的重置信号将不会控制所述内存进行重置。

进一步地，所述控制芯片包括第一信号引脚及第二信号引脚，所述第一信号引脚用于输出所述第一控制信号，所述第二信号引脚用于输出所述第二控制信号。

进一步地，所述控制芯片包括第一信号引脚及第二信号引脚，所述逻辑控制单元包括与门、第一电阻至第三电阻及电容，所述与门的第一输入端连接至所述控制芯片的第一信号引脚，所述与门的第一输入端还通过所述第一电阻接地，所述与门的第二输入端连接至所述控制芯片的第二信号引脚，所述与门的输出端通过所述第二电阻连接至所述内存，所述与门的输出端还通过所述电容接地，所述与门的电源端连接至第一电源，所述与门的接地端接地，所述控制芯片的第一信号引脚还通过所述第三电阻连接至所述与门的输出端。

进一步地，所述内存重置电路还包括第二电源，所述第二电源通过第四电阻连接于所述第一信号引脚与所述第一输入端之间的节点。

进一步地，所述控制芯片为一平台中枢控制器，所述第一电平为低电平，所述第二电平为高电平。

一种主板，包括内存及内存重置电路，所述内存重置电路在主板开机时以对内存进行重置，所述内存重置电路包括：

控制芯片，所述控制芯片用于在所述主板开机的预设时间内输出具有第一电平的第一控制信号及具有第一电平的第二控制信号，所述第一控制信号及第二控制信号在所述预设时间后由第一电平转变为第二电平；及

逻辑控制单元，所述控制芯片用于接收所述第一控制信号及第二控制信号，并根据所接收的第一控制信号及第二控制信号以输出对应的重置信号；

当所述逻辑控制单元接收到具有第一电平的第一控制信号及具有第一电平的第二控制信号时，所述逻辑控制单元输出具有第一电平的重置信号至所述内存，所述第一电平的重置信号控制所述内存进行重置。

进一步地，当所述逻辑控制单元接收到具有第二电平的第一控制信号及第二控制信号时，所述逻辑控制单元输出具有第二电平的重置信号至所述内存，所述第二电平的重置信号不会控制所述内存进行重置。

进一步地，所述控制芯片包括第一信号引脚及第二信号引脚，所述逻辑控制单元包括与门、第一电阻至第三电阻及电容，所述与门的第一输入端连接至所述控制芯片的第一信号引脚，所述与门的第一输入端还通过所述第一电阻接地，所述与门的第二输入端连接至所述控制芯片的第二信号引脚，所述与门的输出端通过所述第二电阻连接至所述内存，所述与门的输出端还通过所述电容接地，所述与门的电源端连接至第一电源，所述与门的接地端接地，所述控制芯片的第一信号引脚还通过所述第三电阻连接至所述与门的输出端。

进一步地，所述内存重置电路还包括第二电源，所述第二电源通过第四电阻连接于所述第一信号引脚与所述第一输入端之间的节点。

在上述内存重置电路及应用所述内存重置电路的主板中，通过所述逻辑控制单元接收所述控制芯片所输出的第一控制信号及第二控制信号，在主板开机的预设时间内输出低电平的重置信号以控制所述内存进行重置，并在预设时间后输出高电平的重置信号以不再控制所述内存重置。如此可以在主板开机时即可完成内存重置，并且节省了成本。此外，还简化了主板上的电路布线。

附图说明

图1为本发明主板的较佳实施方式的方框图。

图2为图1中内存重置电路的较佳实施方式的方框图。

图3为图1中内存重置电路与内存的连接的电路图。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

为了使本发明的目的、技术方案及优点能更加清楚明白，以下将会结合附图及实施方式，以对本发明中的内存重置电路及应用所述内存重置电路的主板作进一步详细的描述及相关说明。

请参考图1及图2，在一较佳实施方式中，一种主板300包括一内存重置电路100及一内存200。

所述内存重置电路100用于在所述主板300开机时以对所述内存200进行重置。

所述内存重置电路100可包括一控制芯片10及一逻辑控制单元20。

所述控制芯片10用于在所述主板300开机后的一预设时间内输出具有一第一电平的第一控制信号及第二控制信号，所述第一控制信号及第二控制信号在所述预设时间后由所述第一电平转变为一第二电平。

所述逻辑控制单元20电性连接所述控制芯片10，用于接收所述第一控制信号及第二控制信号，并根据所接收的第一控制信号及第二控制信号以输出对应的重置信号。

当所述逻辑控制单元20接收到具有所述第一电平的第一控制信号及第二控制信号时，所述逻辑控制单元20将输出具有第一电平的重置信号至所述内存200，所述第一电平的重置信号将控制所述内存200进行重置。

当所述逻辑控制单元20接收到具有所述第二电平的第一控制信号及第二控制信号时，所述逻辑控制单元20将会输出具有所述第二电平的重置信号至所述内存200，所述第二电平的重置信号将不会控制所述内存200重置。

如此，所述逻辑控制单元20在预设时间内接收所述第一控制信号及第二控制信号，以输出低电平的重置信号以控制所述内存进行重置。所述逻辑控制单元20并在预设时间后接收所述第一控制信号及第二控制信号，以输出高电平的重置信号以不再控制所述内存重置。如此可以在主板开机时即可完成内存重置，并且节省了成本。此外，还简化了主板上的电路布线。

需要说明书的是，所述内存200执行重置动作的意义为将所述内存内所存储的东西全部清除。

在一较佳实施方式中，所述控制芯片为一平台中枢控制器(platformcontrollerhub，pch)。

其中，所述第一电平为低电平状态，所述第二电平为高电平状态。

请参考图3，在一较佳实施方式中，所述控制芯片10可包括一第一信号引脚reset_n及一第二信号引脚slp_s4#，所述第一信号引脚reset_n用于输出所述第一控制信号，所述第二信号引脚slp_s4#用于输出所述第二控制信号。

所述逻辑控制单元20可进一步包括一与门u1、一第一电阻r1、一第二电阻r2、一第三电阻r3及一电容c1。

所述与门u1的第一输入端连接至所述控制芯片10的第一信号引脚reset_n，以接收到来自所述控制芯片10输出的第一控制信号。

所述与门u1的第一输入端还通过所述第一电阻r1接地，所述与门u1的第二输入端连接至所述控制芯片10的第二信号引脚slp_s4#，以接收所述控制芯片10输出的第二控制信号。

所述与门u1的输出端通过所述第二电阻r2连接至所述内存200的重置信号引脚dramrst#，以用于输出一重置信号至所述内存200。

所述与门u1的输出端还通过所述电容c1接地，所述与门u1的电源端连接至第一电源v1，所述与门u1的接地端接地，所述控制芯片10的第一信号引脚reset_n还通过所述第三电阻r3连接至所述与门u1的输出端。

其中，所述控制芯片10的第一信号引脚reset_n所输出的第一控制信号为所述控制芯片10发出的重置控制信号，所述控制芯片10的第二信号引脚slp_s4#所输出的第二控制信号为所述控制芯片10发出的睡眠信号。此外，这两个控制信号均为一由低电平至高电平变化的控制信号。

进一步地，所述内存重置电路100还可进一步包括一第二电源v2，所述第二电源v2通过一第四电阻r4连接于所述第一信号引脚reset_n与所述与门u1的第一输入端之间的一节点p。

其中，所述第二电源v2用于在所述预设时间后才输出供电电压。

下面将介绍所述内存重置电路100的工作原理：

当所述主板300开机时，所述控制芯片10第一信号引脚reset_n及第二信号引脚slp_s4#分别输出所述第一控制信号及第二控制信号。在所述预设时间(如1ms)内，所述第一控制信号及所述第二控制信号均为低电平状态。

如此，所述与门u1在接收到所述低电平的第一控制信号及所述第二控制信号后，将会输出低电平的重置信号至所述内存200，以控制所述内存200进行重置。

接着，在所述预设时间后，所述第一控制信号及第二控制信号均变为高电平。如此，所述与门u1在接收到所述高电平的第一控制信号及所述第二控制信号后，将输出高电平的重置信号至所述内存200，所述高电平的重置信号将不再控制所述内存200进行重置。

此外，由于所述第二电源v2在所述预设时间后将会输出高电平的电压信号至所述与门u1的第一输入端。如此，即使所述控制芯片10第一信号引脚reset_n不能输出高电平的第一控制信号时，所述第二电源v2依然可以保证所述与门u1的第一输入端可以继续接收高电平的控制信号。如此也可使得所述与门u1不会输出低电平的重置信号，避免了所述内存200在主板发生意外时不会被重置，可保存重要数据。

在上述内存重置电路100及应用所述内存重置电路100的主板300中，通过所述逻辑控制单元20接收所述控制芯片10所输出的第一控制信号及第二控制信号，在主板开机的预设时间内输出低电平的重置信号以控制所述内存进行重置，并在预设时间后输出高电平的重置信号以不再控制所述内存重置。如此可以在主板开机时即可完成内存重置，并且节省了成本。此外，还简化了主板上的电路布线。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明。

本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。并且，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都将属于本发明保护的范围。