数据传输电路以及包括其的半导体设备和半导体系统的制作方法

本申请要求于2017年9月12日向韩国知识产权局提交的申请号为10-2017-0116550的韩国专利申请的优先权，其全部内容通过引用合并于此。

各种实施例一般而言涉及一种半导体技术，更具体地，涉及一种数据传输电路以及包括数据传输电路的半导体设备和半导体系统。

背景技术：

电子设备可以由大量的电子元件组成。在电子设备之中，计算机系统可以由很多电子元件组成，所述电子元件由半导体构成。构成计算机系统的半导体设备可以与时钟同步地传输数据，并且执行串行通信。当前，计算机系统和半导体设备趋于向高速操作和低功耗方向研发。随着系统操作速度增加，时钟速度和数据传输速度逐渐增加，而随着系统消耗低功率，时钟和数据的幅度减少。如果数据传输速度增加而幅度减小，则数据的有效窗口和/或持续时间减少，因而，执行精确的数据通信会变得困难。因此，正在积极开展关于能够以与最近的技术趋势一致的以高速精确传输数据的数据传输方法的研究。

技术实现要素：

在一个实施例中，可以提供一种数据传输电路。所述数据传输电路可以包括数据总线反相编码电路，所述数据总线反相编码电路被配置为：将先前的输出数据与当前的输出数据相比较，并且选择性地反相或不反相所述当前的输出数据以控制数据转换的数量。所述数据传输电路可以包括传输器，所述传输器被配置为基于所述数据总线反相编码电路的输出来驱动信号传输线。

在一个实施例中，可以提供一种半导体系统。所述半导体系统可以包括数据传输电路，所述数据传输电路被配置为通过将先前的输出数据与当前的输出数据相比较来产生当前的反相控制信号以控制数据转换的数量，并且通过基于所述当前的反相控制信号而反相或不反相所述当前的输出数据来输出传输数据。所述半导体系统可以包括数据接收电路，所述数据接收电路被配置为从信号传输线接收所述传输数据和所述当前的反相控制信号，并且产生接收数据。

附图说明

图1是图示了根据实施例的半导体系统的配置的示例代表的示图。

图2是图示了根据实施例的半导体系统的配置的示例代表的示图。

图3是图示了根据实施例的数据总线反相编码电路、以及数据总线反相编码电路与传输器之间的耦接关系的示例代表的示图。

图4是图示了图2中所示的数据总线反相解码电路的配置的示例代表的示图。

图5是图示了根据实施例的数据总线反相编码电路、以及数据总线反相编码电路与传输器之间的耦接关系的示例代表的示图。

图6是图示了根据实施例的半导体系统的配置的示例代表的示图。

图7是图示了根据实施例的半导体系统的配置的示例代表的示图。

具体实施方式

在下文中将参考附图通过实施例的各种示例描述数据传输电路以及使用数据传输电路的半导体设备和半导体系统。

各种实施例可以针对如下的数据传输电路以及使用所述数据传输电路的半导体设备和半导体系统，所述数据传输电路能够执行数据总线反相操作(databusinversionoperation)使得数据可以尽可能多地转换。

图1是图示了根据实施例的半导体系统1的配置的示例代表的示图。在图1中，半导体系统1可以包括第一半导体设备110和第二半导体设备120。第一半导体设备110和第二半导体设备120可以是彼此通信的电子组件。在一个实施例中，第一半导体设备110可以是主设备，第二半导体设备120可以是通过第一半导体设备110控制而操作的从设备。例如，第一半导体设备110可以是诸如处理器或控制器的主机设备，并且可以包括中央处理单元(cpu)、图形处理单元(gpu)、多媒体处理器(mmp)、数字信号处理器(dsp)或存储器控制器。此外，可以通过结合具有各种功能的处理器芯片、例如应用处理器(ap)以片上系统(system-on-chip)的形式来实现第一半导体设备110。第二半导体设备120可以是存储设备，并且该存储设备可以包括易失性存储器或非易失性存储器。易失性存储器可以包括sram(静态ram)、dram(动态ram)或sdram(同步dram)，非易失性存储器可以包括rom(只读存储器)、prom(可编程rom)、eeprom(电可擦除可编程rom)、eprom(电可编程rom)、快闪存储器、pram(相变ram)、mram(磁性ram)、rram(电阻式ram)或fram(铁电ram)。

第一半导体设备110和第二半导体设备120可以包括数据传输电路111和121以及数据接收电路112和122。数据传输电路111可以基于第一半导体设备110的内部数据将数据dq<0:n>传输至第二半导体设备120，数据接收电路122可以接收从第一半导体设备110传输的数据dq<0:n>。数据传输电路121可以基于第二半导体设备120的内部数据将数据dq<0:n>传输至第一半导体设备110，数据接收电路112可以接收从第二半导体设备120传输的数据dq<0:n>。数据传输电路111可以在将数据dq<0:n>传输至第二半导体设备120时将反相控制信号dbi传输至第二半导体设备120，数据接收电路122可以接收从第一半导体设备110传输的反相控制信号dbi。数据传输电路121可以在将数据dq<0:n>传输至第一半导体设备110时将反相控制信号dbi传输至第一半导体设备110，数据接收电路112可以接收从第二半导体设备120传输的反相控制信号dbi。数据传输电路111和数据传输电路121具有大体相同的结构，数据接收电路112和数据接收电路122可以具有大体相同的结构。将数据dq<0:n>和反相控制信号dbi从第一半导体设备110传输至第二半导体设备120的操作可以是写入操作，将数据dq<0:n>和反相控制信号dbi从第二半导体设备120传输至第一半导体设备110的操作可以是读取操作。

当从第一半导体设备110传输数据至第二半导体设备120时，数据传输电路111可以通过将先前输出的数据与当前输出的数据进行比较来产生反相控制信号dbi，并且可以基于反相控制信号dbi来反相或不反相当前输出的数据，并输出反相或不反相的数据。数据传输电路111可以产生反相控制信号dbi使得数据转换的数量变得最大，并且可以反相或不反相当前输出的数据使得数据转换的数量变得最大。可以通过将先前输出的数据的电平与当前输出的数据的电平相比较来确定数据转换的数量。数据接收电路122可以接收从数据传输电路111传输的数据dq<0:n>和反相控制信号dbi，并且可以基于反相控制信号dbi来反相或不反相从数据传输电路111传输的数据dq<0:n>。当从第二半导体设备120传输数据至第一半导体设备110时，数据传输电路121可以通过将先前输出的数据与当前输出的数据进行比较来产生反相控制信号dbi，并且可以基于反相控制信号dbi来反相或不反相当前输出的数据，并输出反相或不反相的数据。数据传输电路121可以产生反相控制信号dbi使得数据转换的数量变得最大，并且可以反相或不反相当前输出的数据使得数据转换的数量变得最大。数据接收电路112可以接收从数据传输电路121传输的数据dq<0:n>和反相控制信号dbi，并且可以基于反相控制信号dbi来反相或不反相从数据传输电路121传输的数据dq<0:n>。

第一半导体设备110和第二半导体设备120可以通过信号传输线耦接。在图1中，信号传输线可以包括数据总线130和数据反相总线141。数据总线130可以通过由数据传输电路111驱动而将数据dq<0:n>从第一半导体设备110传输至第二半导体设备120，或者可以通过由数据传输电路121驱动而将数据dq<0:n>从第二半导体设备120传输至第一半导体设备110。数据反相总线141可以将反相控制信号dbi从第一半导体设备110传输至第二半导体设备120，或者可以将反相控制信号dbi从第二半导体设备120传输至第一半导体设备110。虽然未示出，但是信号传输线还可以包括命令总线、地址总线和时钟总线。第一半导体设备110可以通过命令总线、地址总线和时钟总线传输各种控制信号，以控制第二半导体设备120的操作。命令信号可以通过命令总线来传输，地址信号可以通过地址总线来传输，而时钟信号可以通过时钟总线来传输。

图2是图示了根据实施例的半导体系统2的配置的示例代表的示图。在图2中，半导体系统2可以包括数据传输电路210和数据接收电路220。数据传输电路210可以被应用为图1中所示的数据传输电路111和数据传输电路121之中的每一个，数据接收电路220可以被应用为图1中所示的数据接收电路112和数据接收电路122之中的每一个。数据传输电路210可以通过信号传输线与数据接收电路220耦接。数据传输电路210可以通过信号传输线将数据dq<0:n>和反相控制信号dbi传输至数据接收电路220。为了便于说明，由数据传输电路210接收的数据可以被称为输出数据do，通过信号传输线传输的数据可以被称为传输数据dq<0:n>，而由数据接收电路220输出的数据可以被称为接收数据di。

数据传输电路210可以通过对输出数据do执行数据总线反相操作而产生传输数据dq<0:n>。数据传输电路210可以通过反相或不反相输出数据do而产生传输数据dq<0:n>。数据传输电路210可以沿能够将信号传输线的电压电平保持在预定电平的方向执行数据总线反相操作。例如，所述预定电平可以具有与通过信号传输线传输的传输数据dq<0:n>和反相控制信号dbi的摆幅(swing)宽度的中点相对应的电平。正如随后将描述的，所述预定电平可以对应于信号传输线的终止电压电平。数据传输电路210可以通过将先前的输出数据与当前的输出数据进行比较来产生反相控制信号dbi，并且反相或不反相当前的输出数据使得数据转换的数量变得最大。先前的输出数据可以意指先前通过数据传输电路210输出的输出数据do，而当前的输出数据可以意指通过数据传输电路210在先前的输出数据接下来输出的输出数据do。输出数据do可以是包括多个比特位的数据流。先前的输出数据可以是先前轮次(turn)的输出数据do，而当前的输出数据可以是先前的输出数据接下来的轮次的输出数据do。数据转换的数量可以意指相比于先前的输出数据，当前的输出数据中的电平转换的数量。例如，当先前的输出数据具有0、0、0、0、1、1、1、1的电平且当前的输出数据具有1、1、1、1、0、0、0、0的电平时，数据转换的数量可以是最大，为8。相反，当先前的输出数据具有0、0、0、0、1、1、1、1的电平且当前的输出数据具有0、0、0、0、1、1、1、1的电平时，数据转换的数量可以是最小，为0。数据转换的数量越大，信号传输线就越会保持相同的电平。此外，数据转换的数量越小，信号传输线就越会触发或转换至其他电平。因此，数据转换的数量越小，信号传输线就可能越难以保持预定的电压电平。此外，数据转换的数量越大，信号传输线就可以越易于保持预定的电压电平。因此，数据传输电路210可以反相或不反相当前的输出数据，使得数据转换的数量变得最大以使信号传输线易于保持预定的电压电平。数据传输电路210可以将反相控制信号dbi使能，使得数据转换的数量变得最大。数据传输电路210可以将反相控制信号dbi使能以反相或不反相当前的输出数据，使得数据转换的数量可以变得最大。例如，数据传输电路210可以产生被使能的反相控制信号dbi以反相当前的输出数据，使得数据转换的数量可以变得最大，以及可以产生被禁止的反相控制信号dbi以不反相当前的输出数据，使得数据转换的数量变得最大。

数据传输电路210可以执行两种不同的数据总线反相模式。例如，数据传输电路210可以执行第一反相模式和第二反相模式。数据传输电路210可以通过接收反相模式信号mdbi来以第一反相模式和第二反相模式之一操作。例如，数据传输电路210可以在反相模式信号mdbi被禁止时以第二反相模式操作，以及可以在反相模式信号mdbi被使能时以第一反相模式操作。第一反相模式可以是如上所述的数据被反相或不反相使得数据转换的数量变得最大的数据总线反相操作。第二反相模式可以是数据被反相或不反相使得数据转换的数量变得最小的数据总线反相操作。在第二反相模式中，数据传输电路210可以减少信号传输线的触发，由此减少半导体系统2传输数据所需的功率。在第二反相模式中，数据传输电路210可以通过将先前的输出数据与当前的输出数据进行比较来产生反相控制信号dbi使得数据转换的数量变得最小，以及可以基于反相控制信号dbi而反相或不反相当前的输出数据，并输出反相或不反相的数据。

数据接收电路220可以与信号传输线耦接，并且可以接收通过信号传输线传输的传输数据dq<0:n>和反相控制信号dbi。数据接收电路220可以通过基于反相控制信号dbi而反相或不反相传输数据dq<0:n>来产生接收数据di。数据接收电路220可以在使能的反相控制信号dbi被接收到时通过反相传输数据dq<0:n>来产生接收数据di，以及可以在禁止的反相控制信号dbi被接收到时通过不反相传输数据dq<0:n>来产生接收数据di。因此，数据接收电路220可以通过基于反相控制信号dbi而反相或不反相传输数据dq<0:n>来产生具有与输出数据do大体相同的电平的接收数据di。

在图2中，数据传输电路210可以包括数据总线反相编码电路211和传输器(tx)212。数据传输电路210还可以包括焊盘213，并且可以通过焊盘213与信号传输线耦接。信号传输线可以包括多个数据总线230、231、……、23n以及数据反相总线241。多个数据总线230、231、……、23n可以是经由其传输第一至第(n+1)传输数据dq<0:n>的信号传输线。数据反相总线241可以是经由其传输反相控制信号dbi的信号传输线。当数据带宽是8时，数据总线230、231、……、23n的数量可以是8，并且经由数据总线230、231、……、23n一次传输的传输数据dq<0:n>的比特位的数量可以是8。虽然所阐述的数据带宽是8，但本实施例并非意在局限于此。

数据总线反相编码电路211可以接收输出数据do，并且可以确定是否将输出数据do反相。例如，数据传输电路210可以经由数据总线230、231、……、23n顺序地传输例如32个数据，每次8个数据，经过4次。当第二次传输8个传输数据dq<0:n>时，第一次传输的8个传输数据dq<0:n>可以是基于先前的输出数据的数据，而第二次传输的传输数据dq<0:n>可以是基于当前的输出数据的数据。数据总线反相编码电路211可以通过将先前输出的数据与当前输出的数据进行比较来产生反相控制信号dbi，以及可以基于反相控制信号dbi来反相或不反相当前的输出数据，并输出反相或不反相的数据。数据总线反相编码电路211可以反相或不反相当前的输出数据使得数据转换的数量变得最大。传输器212可以基于数据总线反相编码电路211的输出来驱动信号传输线。基于数据总线反相编码电路211的输出，传输器212可以经由数据总线230、231、……、23n传输第一至第八传输数据dq<0:n>，并且经由数据反相总线241传输反相控制信号dbi。在图2中，数据总线反相编码电路211还可以接收反相模式信号mdbi。数据总线反相编码电路211可以基于反相模式信号mdbi而以第一反相模式和第二反相模式之一操作。

在图2中，数据接收电路220可以包括接收器(rx)221和数据总线反相解码电路222。数据接收电路220还可以包括焊盘223，并且可以通过焊盘223与信号传输线耦接。接收器(rx)221可以通过焊盘223分别与数据总线230、231、……、23n以及数据反相总线241耦接。接收器221可以接收经由数据总线230、231、……、23n传输的第一至第(n+1)传输数据dq<0:n>，并且接收经由数据反相总线241传输的反相控制信号dbi。数据总线反相解码电路222可以接收接收器221的输出。数据总线反相解码电路222可以基于反相控制信号dbi来反相或不反相接收器221的输出。数据总线反相解码电路222可以通过反相或不反相接收器221的输出来产生接收数据di。

图3是图示了根据实施例的数据总线反相编码电路300、以及数据总线反相编码电路300与传输器212之间的耦接关系的示例代表的示图。数据总线反相编码电路300可以应用为如图2所示的数据总线反相编码电路211。在图3中，数据总线反相编码电路300可以包括比较器310、多数表决(majorityvoting)电路320、反相控制信号发生器330和反相驱动器340。比较器310可以将先前的输出数据dop与当前的输出数据doc进行比较。例如，比较器310可以在先前的输出数据dop的电平与当前的输出数据doc的电平不同时输出高电平的信号，以及可以在先前的输出数据dop的电平与当前的输出数据doc的电平相同时输出低电平的信号。比较器310可以执行异或操作。例如，比较器310可以包括异或门311。比较器310可以以如下数量来包括异或门，所述数量与先前的输出数据dop的数量和当前的输出数据doc的数量的每个相对应。例如，当数据带宽是8时，数据总线反相编码电路300可以包括比较器310，该比较器310包括8个异或门。

多数表决电路320可以接收比较器310的输出。多数表决电路320可以基于比较器310的输出来对数据转换的数量进行计数。多数表决电路320可以判定数据转换的数量是否与数据带宽的多数相对应。例如，当先前的输出数据dop的数量和当前的输出数据doc的数量的每个都是8时，多数表决电路320可以在数据转换的数量等于或大于4(即，为多数)时输出低电平的输出信号，而在数据转换的数量小于4(即，不是多数)时产生高电平的输出信号。多数表决电路320可以通过接收比较器310的输出作为差分信号来执行判决操作。

反相控制信号发生器330可以接收多数表决电路320的输出和先前的反相控制信号dbip，并且产生当前的反相控制信号dbic。反相控制信号发生器330可以在多数表决电路320的输出和先前的反相控制信号dbip的电平相同时将当前的反相控制信号dbic禁止至低电平，以及在多数表决电路320的输出和先前的反相控制信号dbip的电平不同时将当前的反相控制信号dbic使能至高电平。先前的反相控制信号dbip可以是通过将先前的输出数据dop与在先前的输出数据dop之前的输出数据相比较而产生的反相控制信号。反相控制信号发生器330可以执行异或操作。反相控制信号发生器330可以包括异或门331。异或门331可以接收先前的反相控制信号dbip和多数表决电路320的输出，并且输出当前的反相控制信号dbic。当前的反相控制信号dbic可以通过被传输器212驱动而作为反相控制信号dbi经由数据反相总线241传输至数据接收电路220。

反相驱动器340可以接收当前的输出数据doc和当前的反相控制信号dbic。反相驱动器340可以基于当前的反相控制信号dbic而输出不反相的当前的输出数据301和反相的当前的输出数据302之中的一个。例如，反相驱动器340可以在当前的反相控制信号dbic被使能时输出反相的当前的输出数据302，以及可以在当前的反相控制信号dbic被禁止时输出不反相的当前的输出数据301。反相驱动器340可以包括反相器341和开关342。反相器341可以使当前的输出数据doc反相，并且产生反相的当前的输出数据302。开关342可以基于当前的反相控制信号dbic而输出不反相的当前的输出数据301和由反相器341反相的、被反相的当前的输出数据302之中的一个。反相驱动器340的输出可以通过传输器212输出为传输数据dq。

数据总线反相编码电路300可以在数据转换的数量不是多数且先前的反相控制信号dbip被禁止时将当前的反相控制信号dbic使能。当数据转换的数量不是多数且先前的输出数据dop通过不反相而输出时，数据总线反相编码电路300可以将当前的输出数据doc反相并且输出反相的当前的输出数据302。数据总线反相编码电路300可以在数据转换的数量不是多数且先前的反相控制信号dbip被使能时将当前的反相控制信号dbic禁止。当数据转换的数量不是多数且先前的输出数据dop通过被反相而输出时，数据总线反相编码电路300可以不反相当前的输出数据doc并且输出不反相的当前的输出数据301。数据总线反相编码电路300可以在数据转换的数量是多数且先前的反相控制信号dbip被使能时将当前的反相控制信号dbic使能。当数据转换的数量是多数且先前的输出数据dop通过被反相而输出时，数据总线反相编码电路300可以将当前的输出数据doc反相并且输出反相的当前的输出数据302。数据总线反相编码电路300可以在数据转换的数量是多数且先前的反相控制信号dbip被禁止时将当前的反相控制信号dbic禁止。当数据转换的数量是多数且先前的输出数据dop通过不反相而输出时，数据总线反相编码电路300可以不反相当前的输出数据doc并且输出不反相的当前的输出数据301。

图4是图示了图2中所示的数据总线反相解码电路222的配置的示例代表的示图。数据总线反相解码电路222可以接收由接收器221接收的传输数据dq以及当前的反相控制信号dbic。数据总线反相解码电路222可以执行异或操作。例如，数据总线反相解码电路222可以包括异或门410。异或门410可以接收传输数据dq和当前的反相控制信号dbic，并且产生接收数据di。当被禁止为低电平的当前的反相控制信号dbic被接收到时，数据总线反相解码电路222可以不反相传输数据dq，并且输出不反相的传输数据作为接收数据di，以及当被使能为高电平的当前的反相控制信号dbic被接收到时，数据总线反相解码电路222可以将传输数据dq反相，并且输出反相的传输数据作为接收数据di。

图5是图示了根据实施例的数据总线反相编码电路500、以及数据总线反相编码电路500与传输器212之间的耦接关系的示例代表的示图。数据总线反相编码电路500可以应用为如图2所示的数据总线反相编码电路211。在图5中，数据总线反相编码电路500可以基于反相模式信号mdbi而以第一反相模式和第二反相模式之一操作。数据总线反相编码电路500可以包括比较器510、多数表决电路520、第一反相控制信号发生器550、第二反相控制信号发生器530和反相驱动器540。由于比较器510、多数表决电路520和反相驱动器540与图3中所示的数据总线反相编码电路300的对应元件实质上相同，所以在此省略对其的重复说明。第一反相控制信号发生器550可以基于多数表决电路520的输出而接收第一反相控制信号dbi1和产生第二反相控制信号dbi2。第一反相控制信号发生器550可以通过不反相多数表决电路520的输出而产生第一反相控制信号dbi1，以及通过将多数表决电路520的输出反相而产生第二反相控制信号dbi2。第一反相控制信号发生器550可以基于反相模式信号mdbi而输出第一反相控制信号dbi1和第二反相控制信号dbi2之中的一个。当反相模式信号mdbi在第一反相模式下被使能时，第一反相控制信号发生器550可以输出第一反相控制信号dbi1，当反相模式信号mdbi在第二反相模式下被禁止时，第一反相控制信号发生器550可以输出第二反相控制信号dbi2。第一反相控制信号发生器550可以包括反相器551和开关552。反相器551可以将多数表决电路520的输出反相。开关552可以通过由反相模式信号mdbi进行开关控制来输出第一反相控制信号dbi1和第二反相控制信号dbi2之中的一个。

第二反相控制信号发生器530可以接收第一反相控制信号发生器550的输出以及先前的反相控制信号dbip，并且产生当前的反相控制信号dbic。第二反相控制信号发生器530可以执行异或操作。例如，第二反相控制信号发生器530可以包括异或门531。当先前的反相控制信号dbip与第一反相控制信号发生器550的输出具有相同的电平时，第二反相控制信号发生器530可以产生被禁止为低电平的当前的反相控制信号dbic，以及当先前的反相控制信号dbip与第一反相控制信号发生器550的输出具有不同的电平时，第二反相控制信号发生器530可以产生被使能为高电平的当前的反相控制信号dbic。

以下将参照图2、图4和图5描述根据实施例的半导体系统2的操作。如果反相模式信号mdbi被使能，数据传输电路210可以在第一反相模式下操作。数据总线反相编码电路500可以通过将先前的输出数据dop与当前的输出数据doc比较而对数据转换的数量进行计数。当数据转换的数量是多数时，可以基于多数表决电路520的输出来将第一反相控制信号dbi1禁止。第一反相控制信号发生器550可以基于反相模式信号mdbi而输出被禁止的第一反相控制信号dbi1，第二反相控制信号发生器530可以将第一反相控制信号dbi1与先前的反相控制信号dbip进行比较。当先前的反相控制信号dbip处于被禁止状态时，第二反相控制信号发生器530可以将当前的反相控制信号dbic禁止。反相驱动器540可以基于被禁止的当前的反相控制信号dbic而将不反相的当前的输出数据501输出至传输器212。当先前的反相控制信号dbip处于被使能状态时，第二反相控制信号发生器530可以将当前的反相控制信号dbic使能。如果先前的反相控制信号dbip被使能，则先前的输出数据dop可能已经通过被反相而作为传输数据dq被输出。当先前的输出数据dop通过被反相而作为传输数据dq被输出时，当前的输出数据doc也应当通过被反相而输出。这是因为：当先前的输出数据dop和当前的输出数据doc之间的数据转换的数量是多数时，反相的先前的输出数据和反相的当前的输出数据之间的数据转换的数量成为多数。反相驱动器540可以基于被使能的当前的反相控制信号dbic将反相的当前的输出数据502输出至传输器212。传输器212可以将反相驱动器540的输出输出至数据总线230、231、……、23n作为传输数据dq，并且可以将当前的反相控制信号dbic输出至数据反相总线241。如果不反相的当前的输出数据501或反相的当前的输出数据502作为传输数据dq被输出，则数据总线230、231、……、23n的转换数量和/或触发数量可以变得最大。数据接收电路220可以通过接收器221接收经由数据总线230、231、……、23n以及数据反相总线241传输的传输数据dq和当前的反相控制信号dbic。当被禁止的当前反相控制信号dbic被接收到时，数据总线反相解码电路222可以通过不反相传输数据dq来产生接收数据di。当被使能的当前反相控制信号dbic被接收到时，数据总线反相解码电路222可以通过将传输数据dq反相来产生接收数据di。

当数据转换的数量不是多数时，可以基于多数表决电路520的输出来将第一反相控制信号dbi1使能。第一反相控制信号发生器550可以基于反相模式信号mdbi而输出被使能的第一反相控制信号dbi1，第二反相控制信号发生器530可以将第一反相控制信号dbi1与先前的反相控制信号dbip进行比较。当先前的反相控制信号dbip处于被使能状态时，第二反相控制信号发生器530可以将当前的反相控制信号dbic禁止。当先前的反相控制信号dbip处于被禁止状态时，第二反相控制信号发生器530可以将当前的反相控制信号dbic使能。反相驱动器540可以基于当前的反相控制信号dbic将不反相的当前的输出数据501和反相的当前的输出数据502之中的一个输出。

传输器212可以基于反相驱动器540的输出来输出传输数据dq。传输器212可以将不反相的当前的输出数据501或反相的当前的输出数据502作为传输数据dq输出至数据总线230、231、……、23n，并且数据总线230、231、……、23n的转换数量和/或触发数量可以变得最大。传输器212可以将当前的反相控制信号dbic输出至数据反相总线241。数据接收电路220可以通过接收器221接收经由数据总线230、231、……、23n以及数据反相总线241传输的传输数据dq和当前的反相控制信号dbic。数据总线反相解码电路222可以通过基于当前的反相控制信号dbic而反相或不反相传输数据dq来产生接收数据di。

如果反相模式信号mdbi被禁止，则数据传输电路210可以在第二反相模式下操作。数据总线反相编码电路500可以通过将先前的输出数据dop与当前的输出数据doc比较而对数据转换的数量进行计数。当数据转换的数量是多数时，可以基于多数表决电路520的输出来将第二反转控制信号dbi2使能。第一反相控制信号发生器550可以基于反相模式信号mdbi而输出被使能的第二反相控制信号dbi2。第二反相控制信号发生器530可以在先前的反相控制信号dbip处于被禁止状态时将当前的反相控制信号dbic使能，以及可以在先前的反相控制信号dbip处于被使能状态时将当前的反相控制信号dbic禁止。反相驱动器540可以基于当前的反相控制信号dbic输出不反相的当前的输出数据501和反相的当前的输出数据502之中的一个。

传输器212可以将不反相的当前的输出数据501或反相的当前的输出数据502作为传输数据dq输出至数据总线230、231、……、23n，并且数据总线230、231、……、23n的转换数量和/或触发数量可以变得最小。传输器212可以将当前的反相控制信号dbic输出至数据反相总线241。数据接收电路220可以通过接收器221接收经由数据总线230、231、……、23n以及数据反相总线241传输的传输数据dq和当前的反相控制信号dbic。数据总线反相解码电路222可以通过基于当前的反相控制信号dbic而反相或不反相传输数据dq来产生接收数据di。

当数据转换的数量不是多数时，可以基于多数表决电路520的输出来将第二反相控制信号dbi2禁止。第一反相控制信号发生器550可以基于反相模式信号mdbi而输出被禁止的第二反相控制信号dbi2。第二反相控制信号发生器530可以在先前的反相控制信号dbip处于被禁止状态时将当前的反相控制信号dbic禁止，以及可以在先前的反相控制信号dbip处于被使能状态时将当前的反相控制信号dbic使能。反相驱动器540可以基于当前的反相控制信号dbic而输出不反相的当前的输出数据501和反相的当前的输出数据502之中的一个。传输器212可以将不反相的当前的输出数据501或反相的当前的输出数据502作为传输数据dq输出至数据总线230、231、……、23n，并且数据总线230、231、……、23n的转换数量和/或触发数量可以变得最小。传输器212可以将当前的反相控制信号dbic输出至数据反相总线241。数据接收电路220可以通过接收器221接收经由数据总线230、231、……、23n以及数据反相总线241传输的传输数据dq和当前的反相控制信号dbic。数据总线反相解码电路222可以通过基于当前的反相控制信号dbic而反相或不反相传输数据dq来产生接收数据di。

图6是图示了根据实施例的半导体系统6的配置的示例代表的示图。在图6中，半导体系统6可以包括数据传输电路610和数据接收电路620，并且数据传输电路610和数据接收电路620可以通过信号传输线耦接。信号传输线可以包括传输数据dq<0:n>经由其传输的数据总线630、631、……、63n以及反相控制信号dbi经由其传输的数据反相总线641。数据传输电路610可以包括数据总线反相编码电路611、传输器(tx)612和焊盘613，数据接收电路620可以包括焊盘623、接收器(rx)621和数据总线反相解码电路622。半导体系统6可以具有与图2中所示的半导体系统2实质上相同的配置。在此省略对相同元件的重复说明。

在图6中，数据接收电路620还可以包括终止电路(terminationcircuit)(term)624。终止电路624可以以与信号传输线的数量相对应的数量设置。终止电路624可以设置为终止数据总线630、631、……、63n以及数据反相总线641。每个终止电路624可以实施浮动抽头终止方案(floatingtappedterminationscheme)。例如，终止电路624可以不使用终止电压(terminationvoltage)且可以不通过终止电压来驱动数据总线631。终止电路624可以包括终止电阻rtt和电容器c。终止电阻rtt可以耦接在接收节点sn和终止节点tn之间。电容器c可以耦接在终止节点tn和低电压vl的端子之间。例如，低电压vl可以是接地电压，但需注意的是实施例不限于此。数据传输电路610可以传输平衡码(balancedcode)，并由此允许终止电路624使用浮动抽头终止方案。例如，当经由与终止电路624耦接的数据总线631传输的数据dq<1>的电平交替地为0和1时，数据总线631的电平可以连续地从一个电平转换至另一个电平。因此，终止节点tn可以保持在0和1的中间电压电平处。然而，由于数据dq<1>具有随机的电平，它可能不会作为平衡码被传输。在终止电路624使用浮动抽头终止方案且不经由数据总线631传输与平衡码相对应的数据dq<1>的情况下，终止节点tn的电压电平可能不保持0和1的中间电压电平，并且可能沿任何一个方向上升或下降。如果终止节点tn的电压电平不保持中间电压电平，则数据接收电路620的接收器621可能不会准确地接收经由数据总线631传输的数据dq<1>。数据传输电路610和数据总线反相编码电路611可以在第一反相模式下操作，并且可以执行数据总线反相操作，使得信号传输线的转换数量或触发数量变得最大。因此，可以经由数据总线631传输接近平衡码的数据dq<1>，并且终止节点tn可以容易地保持中间电压电平。

图7是图示了根据实施例的半导体系统7的配置的示例代表的示图。在图7中，半导体系统7可以包括数据传输电路710和数据接收电路720，并且数据传输电路710和数据接收电路720可以通过信号传输线耦接。信号传输线可以包括传输数据dq<0:n>经由其传输的数据总线730、731、……、73n以及反相控制信号dbi经由其传输的数据反相总线741。数据传输电路710可以包括数据总线反相编码电路711、传输器(tx)712和焊盘713，数据接收电路720可以包括焊盘723、接收器(rx)721和数据总线反相解码电路722。半导体系统7可以具有与图2中所示的半导体系统2实质上相同的配置。在此将省略对相同元件的重复说明。

在图7中，数据接收电路720还可以包括终止电路(term)724。终止电路724可以以与信号传输线的数量相对应的数量设置。终止电路724可以将数据总线730、731、……、73n以及数据反相总线741的电压电平终止至预定的电压电平。所述预定的电压电平可以是与终止电压相对应的电压电平。终止电路724可以基于终止控制信号mtt将信号传输线终止。终止电路724可以基于终止控制信号mtt而在第一终止模式和第二终止模式之中的一个模式下操作。例如，终止电路724可以在第一终止模式下以浮动抽头终止方案将信号传输线终止，以及在第二终止模式下通过终止电压vtt来驱动信号传输线。终止电压vtt可以具有经由信号传输线传输的信号的摆幅宽度的中间电压电平。

每个终止电路724可以包括终止电阻rtt和电容器c。终止电阻rtt的一端可以经由接收节点sn与相对应的信号传输线耦接。终止电阻rtt的另一端可以与终止节点tn耦接。电容器c的一端可以与终止节点tn耦接，而电容器c的另一端可以与低电压vl的端子耦接。终止电路724还可以包括开关sw。开关sw可以基于终止控制信号mtt选择性地将终止电压vtt施加至终止节点tn。开关sw在第一终止模式下可以不将终止电压vtt施加至终止节点tn，而在第二终止模式下可以将终止电压vtt施加至终止节点tn。例如，在第一终止模式下，终止控制信号mtt可以被禁止并且开关sw可以关断。在第二终止模式下，终止控制信号mtt可以被使能并且开关sw可以接通。数据接收电路720还可以包括终止电压发生器725。终止电压发生器725可以产生终止电压vtt，并且可以供应终止电压vtt。

在第一终止模式下，终止电路724可以执行浮动抽头终止操作，并且可以不向终止节点tn供应终止电压vtt。数据传输电路710和数据总线反相编码电路711可以在第一反相模式下操作，并且可以执行数据总线反相操作，使得信号传输线的转换数量或触发数量变得最大。因此，可以经由信号传输线传输接近平衡码的数据，并且终止节点tn可以保持在中间电压电平。在即使传输接近平衡码的数据，终止节点tn也不保持中间电压电平的情况下，终止电路724可以在第二终止模式下操作。终止电路724可以将终止节点tn的电压电平强制地保持在终止电压vtt的电平处，从而使得数据接收电路720的接收器721可以准确地接收信号。

在第二终止模式下，终止电路724可以将信号传输线终止至终止电压vtt的电平处，从而使得半导体系统7可以以高速执行通信。此时，数据传输电路710和数据总线反相编码电路711可以在第二反相模式下操作，并且可以执行数据总线反相操作使得信号传输线的转换数量或触发数量变得最小。由于信号传输线在第二终止模式下被终止至终止电压vtt的电平处，因此数据传输电路710和数据总线反相编码电路711可以在第二反相模式下操作，并且可以执行数据总线反相操作使得信号传输线的转换数量或触发数量变得最小，由此，可以最小化在经由信号传输线传输信号时消耗的功率。

上文虽然已经描述了各种实施例，但对于本领域技术人员而言，已描述的实施例仅是示例。因此，本文所描述的数据传输电路、使用所述数据传输电路的半导体设备以及半导体系统不应该基于所述的实施例而受到限制。