光学感测结构及其形成方法与流程

本发明关于一种感测结构，特别是有关于一种光学感测结构及其形成方法。

背景技术：

现今的移动电子装置(例如手机、平板电脑、笔记型电脑等)通常配备有使用者辨识系统，用以保护个人数据安全。由于每个人的指纹皆不同，因此指纹感测器是一种常见并可靠的使用者辨识系统。

市面上的指纹感测器常使用光学技术以感测使用者的指纹，这种基于光学技术的指纹感测器的光学元件可包括光准直器(lightcollimator)、分束器、聚焦镜以及线性感测器等，其中使用准直器(collimator)来使入射到感测器的光线平行前进，以减少因光发散所导致的能量损失。

传统上，必须在平面上拉长金属导线，经过许多不同的结构层才能将指纹感测器连接至其他装置，导致体积增加、信号衰减、以及成本的提高。

虽然现有的光学指纹感测器大致符合需求，但并非各方面皆令人满意，特别是提升高光学指纹感应器的光准直器与其他装置的连接技术仍需进一步改善。

技术实现要素：

本发明实施例提供一种光学感测结构，上述光学感测结构包括位于基板中的感测像素阵列，其中上述感测像素阵列包括多个感测像素、位于基板之上的光准直层、以及至少一导通孔，上述至少一导通孔由上述基板的第一表面延伸至相对的第二表面，其中上述至少一导通孔位于上述感测像素阵列中，且不与上述感测像素垂直重叠。

本发明实施例另提供一种光学感测结构的形成方法，此方法包括在基板中形成至少一导通孔、在上述基板中形成感测像素阵列，其中上述感测像素阵列包括多个感测像素，且其中上述至少一导通孔位于上述感测像素阵列中，且不与上述感测像素垂直重叠、以及在上述基板之上形成光准直层。

本发明实施例的光学感测结构可应用于多种类型的光学指纹辨识系统，为让本发明的上述目的、特征及优点能更明显易懂，下文特举数个实施例，并配合所附附图，作详细说明如下。

附图说明

以下将配合所附附图详述本揭露的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本揭露的特征。

图1至图7、图8a、图8b、图9、图10为根据本发明的一些实施例，绘示出光学感测结构的制造方法的剖面示意图。

附图标号

10～光学感测结构；

90～导电部件；

100～基板；

100a～顶表面；

100b、102b～底表面；

100b'～第二表面；

102～孔洞；

102’～贯孔；

102s～侧壁；

104～晶种层；

106～导电层；

108～导孔；

110～导通孔；

200～感测像素阵列；

202～感测像素；

300～透光柱；

400～遮光层；

500～遮光盖；

600～光准直层

具体实施方式

以下的揭示内容提供许多不同的实施例或范例，以展示本揭露的不同部件。以下将揭示本说明书各部件及其排列方式的特定范例，用以简化本揭露叙述。当然，这些特定范例并非用于限定本揭露。例如，若是本说明书以下的发明内容叙述了将形成第一部件于第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接触的实施例，也包括了尚可将附加的部件形成于上述第一及第二部件之间，则第一及第二部件为未直接接触的实施例。此外，本揭露说明中的各式范例可能使用重复的参照符号及/或用字。这些重复符号或用字的目的在于简化与清晰，并非用以限定各式实施例及/或所述配置之间的关系。

再者，为了方便描述附图中一元件或部件与另一(些)元件或部件的关系，可使用空间相对用语，例如“在…之下”、“下方”、“下部”、“上方”、“上部”及诸如此类用语。除了附图所绘示的方位外，空间相对用语也涵盖使用或操作中的装置的不同方位。当装置被转向不同方位时(例如，旋转90度或者其他方位)，则其中所使用的空间相对形容词也将依转向后的方位来解释。

在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。

以下说明本发明实施例的光学感测装置及其形成方法。然而，应理解的是，以下的实施例仅用于说明以特定方法制作及使用本发明实施例，并非用以局限本发明的范围。本领域相关技术人员将可容易理解在其他实施例的范围内可做各种的修改。再者，虽然下述的方法实施例是以特定顺序进行说明，但其他方法实施例可以另一合乎逻辑的顺序进行，且可包括少于或多于此处讨论的步骤。

本发明实施例提供一种光学感测结构及其形成方法，特别是一种包括光准直层的光学感测结构，其利用位于光准直层下方的导通孔(through-substratevia,tsv)垂直导通堆叠的装置，使信号传递的方式由水平改成垂直传输。如此一来，可以增加装置堆叠密度、缩小体积、以及提升电性能。此外，由于无须额外形成用于封装的金属导线、模制化合物(moldingcompound)、及封装基板，可进一步缩减结构厚度，以及降低因热膨胀系数不匹配所导致的缺陷。

此外，本发明实施例更进一步利用感测像素阵列中未设置感测像素的区域，将导通孔设置在感测像素阵列中。有别于将导通孔设置在感测像素阵列的外围区域，将导通孔设置在感测像素阵列中能更进一步缩小光学感测结构的体积，并提高基板利用率。

图1至图7、图8a、图8b、图9、图10是根据本发明的一些实施例，绘示出用于形成图10的光学感测结构10的工艺中的各个不同阶段的工艺剖面示意图。

首先请参考图1，在一些实施例中，提供一基板100，其具有孔洞102。在一实施例中，上述基板100可为硅基板、硅锗(silicongermanium,sige)基板、化合物半导体(compoundsemiconductor)基板、块体半导体(bulksemiconductor)基板、绝缘体上覆半导体(semiconductor-on-insulator,soi)基板或类似基板，其可为掺杂(例如，使用p-型或n-型掺质(dopant))或未掺杂的。一般而言，绝缘体上覆半导体基板包括形成于绝缘体上的半导体材料的膜层。举例来说，此绝缘层可为，埋藏氧化物(buriedoxide,box)层、氧化硅(siliconoxide)层、或类似层。提供上述绝缘层于基板上，通常是硅(silicon)或玻璃(glass)基板。也可使用其他基板，例如多层(multi-layered)或梯度(gradient)基板。在一些实施例中，半导体基板之半导体材料可包括含硅(silicon,si)或锗(germanium,ge)的元素半导体；包括碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)或锑化铟(indiumantimonide)的化合物(compound)半导体；包括sige、gaasp、alinas、algaas、gainas、gainp、或gainasp的合金半导体；或上述之组合。

在一些实施例中，基板100可包含各种隔离部件(未绘示)，用以定义主动区，并电性隔离基板100之中/之上的主动区元件。在一些实施例中，隔离部件包含浅沟槽隔离(shallowtrenchisolation，sti)部件、局部硅氧化(localoxidationofsilicon，locos)部件、其他合适的隔离部件、或上述之组合。

继续参考图1，上述孔洞102位于将于后形成的感测像素阵列200(请参考图5)的预定区，且将在后续工艺中成为导通孔110(请参考图9)，以将光学感测装置10与其他装置连接。上述孔洞102自基板100的顶表面100a朝向基板100的底表面100b延伸，但并未延伸至底表面100b。虽然在所绘示的实施例中，基板100具有三个孔洞102，但本发明实施例不限于此，上述基板100可以依实际设计需求而具有更多或更少数量的孔洞102，例如1个孔洞102。在一些实施例中，孔洞102的侧壁102s可以与孔洞102的底表面102b夹一角度θ，上述角度θ在约90度至130度的范围。举例来说，上述角度θ可以为90度(即，孔洞102具有垂直的侧壁)、或可以为92度(即，孔洞102具有倾斜的侧壁)。在一些实施例中，孔洞102的深度在约25微米至约300微米，例如约100微米。在一些实施例中，孔洞102的直径在约10微米至约150微米，举例来说，为约50微米。在一些实施例中，孔洞102的深宽比(aspectratio)在约1至20的范围。可通过适当的工艺形成上述孔洞102，例如微影和刻蚀工艺。

请参考图2，根据一些实施例，可在孔洞102的侧壁102s和底表面102b上，以及在基板100之顶表面100a上顺应地形成晶种层104。上述晶种层104可用于在后续工艺(例如，电镀(electrodeplating)工艺)中形成导电层106(如图3所示)。在一些实施例中，上述晶种层104的材料可以是导电材料，例如铜、钨、铝、类似材料、或上述一种或多种的组合，且可以通过化学气相沉积(chemicalvapordeposition，cvd)工艺、原子层沉积(atomiclayerdeposition，ald)工艺、物理沉积(physicalvapordeposition，pvd)工艺、其他合适的工艺、或前述组合来形成上述晶种层104。在一些实施例中，通过上述方法所形成的晶种层104的厚度在约0.1微米至3微米。

请参考图3，根据一些实施例，在形成上述晶种层104之后，可以通过电镀工艺在孔洞102内和基板100的顶表面100a上形成导电层106。在后续工艺中，上述孔洞102、晶种层104、以及导电层106将共同构成导孔108(如图4所示)。在一些实施例中，上述导电层106可以包含金属或其他合适的导电材料，例如：钨、铜、镍、铝、多晶硅或前述组合。

图4绘示出上述导孔108的形成。在一些实施例中，对基板100的顶表面100a进行第一平坦化工艺，以去除孔洞102外过量的晶种层104和导电层106，并暴露基板100的顶表面100a。在一些实施例中，第一平坦化工艺可以包括化学机械研磨(chemicalmechanicalpolishing,cmp)工艺、研磨(grinding)工艺、刻蚀工艺、其他合适的工艺、或前述组合。

请参考图5，在一些实施例中，在基板100中形成感测像素阵列200，且上述感测像素阵列200具有多个感测像素202。在一些实施例中，基板100可包含各种装置元件。此些装置元件并未绘示以求简化及清晰。这些装置元件可以包括晶体管、二极管、其他合适元件或上述的组合。举例来说，晶体管可为金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistor,mosfet)、互补式金属氧化物半导体(complementarymetaloxidesemiconductor,cmos)晶体管、双极性接面晶体管(bipolarjunctiontransistors,bjt)、高压晶体管、高频晶体管、p-通道及/或n-通道场效晶体管(pfets/nfets)等等。

在一些实施例中，上述基板100可以包括各种导电元件(例如：导线或导孔)(未绘示)。举例来说，上述导电元件可由铝(aluminum)、铜(copper)、钨(tungsten)、其他适当的导电材料、上述的合金、或上述的组合所形成。

继续参考图5，上述导孔108位于感测像素阵列200中，但不与上述感测像素202垂直重叠。在一些实施例中，上述感测像素202可与信号处理电路(signalprocesscircuitry)(未绘示)连接。在一些实施例中，感测像素阵列200所具有的感测像素202的数量取决于光学感测区的面积大小。每个感测像素202可包含一或多个光检测器(photodetector)。在一些实施例中，光检测器可包含光电二极管，其中光电二极管可包含p型半导体层、本质层(intrinsiclayer)、以及n型半导体层的三层结构的光电材料(photoelectricmaterial)，本质层吸收光以产生出激子(exciton)，并且激子会在p型半导体层及n型半导体层的接面分成电子与电洞，进而产生电流信号。在其他实施例中，光检测器可也包含电荷耦合元件(chargedcouplingdevice，ccd)感测器、互补式金属氧化物半导体(complimentarymetal-oxide-semiconductor，cmos)影像感测器、主动感测器、被动感测器、其他适合的感测器、或上述的组合。在一些实施例中，感测像素202可通过光检测器将接收到的光信号转换成电子信号，并通过信号处理电路处理上述电子信号。

在一些实施例中，如图5所示，在剖面示意图中，感测像素阵列200中的感测像素202位于基板100的顶表面100a，且与上述导孔108错开设置。值得注意的是，在图5所绘示的感测像素阵列200的数量与排列方式仅为例示性的，本发明实施例并不以此为限，感测像素202可为任何行列数目的阵列或其他的排列方式。

这种将导孔108与感测像素202错开且不垂直重叠的设置方式，可以充分利用感测像素阵列中未设置感测像素的区域，使将于后续工艺中形成的导通孔设置在感测像素阵列中。有别于将导通孔设置在感测像素阵列的外围区域，将导通孔设置在感测像素阵列中能更进一步缩小光学感测结构的体积，并提高基板利用率。

请参考图6，形成设置于感测像素阵列200之上并对应感测像素202的多个透光柱300。在一些实施例中，可先于基板100上毯覆性地形成透光材料层(未绘示)，以覆盖感测像素阵列200。在一些实施例中，上述透光材料层可以包含透光材料，其对于在300纳米至1200纳米波长范围下的光穿透率大于90％，从而允许部分入射光线穿过透光材料层而抵达感测像素202。

在一些实施例中，上述透光材料层可以包含光固化材料(uv-curablematerial)、热固化材料(thermosettingmaterial)、或上述的组合。举例来说，透光材料可包含例如聚甲基丙烯酸甲酯(poly(methylmethacrylate，pmma)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，pet)、聚萘二甲酸乙二醇酯(polyethylenenaphthalate，pen)聚碳酸酯(polycarbonate，pc)、全氟环丁基(perfluorocyclobutyl，pfcb)聚合物、聚亚酰胺(polyimide，pi)、压克力树酯、环氧树脂(epoxyresins)、聚丙烯(polypropylene，pp)、聚乙烯(polyethylene，pe)、聚苯乙烯(polystyrene，ps)、聚氯乙烯(polyvinylchloride，pvc)、其他适当的材料、或上述的组合。可以使用旋转涂布法(spin-coating)、铸模(casting)、棒状涂布(barcoating)、刮刀涂布(bladecoating)、滚筒涂布(rollercoating)、线棒涂布(wirebarcoating)、浸渍涂布(dipcoating)、化学气相沉积法(cvd)、其他适合的方法、或上述的组合，以于基板100上沉积上述透光材料层。在一些实施例中，通过上述方法所形成的透光材料层的厚度在约10至约300微米的范围，例如可为100微米。在其他实施例中，透光材料层的厚度在约100至约500微米的范围，例如可为300微米。

接着，选择性移除形成于基板100上的透光材料层，如图6所示。在一些实施例中，由于上述透光柱300对应设置于感测像素202之上，故而在剖面示意图中，上述透光柱300及上述导孔108也为不垂直重叠的，换句话说，上述透光柱300及上述导孔108为错开设置的。在一些实施例中，对应设置于感测像素202之上的透光柱300可保护感测像素202，并减少或避免感测像素202于工艺中受到污染及/或损害，进而影响光学感测结构10的灵敏度。在一些实施例中，每一个透光柱300对应地设置于每一个感测像素202之上，如图6所示。在其他实施例中，至少一个透光柱300覆盖两个以上之感测像素202(未绘示)。在一些实施例中，在上视图中，上述透光柱300可以为圆形、矩形、多边形、任何形状、或前述之组合，并且排列成阵列(未绘示)。

在一些实施例中，可使用图案化工艺以选择性去除上述透光材料层，以形成上述透光柱300。在其中上述透光材料层为非光阻材料的一些实施例中，图案化工艺可包含微影工艺与刻蚀工艺。微影工艺可包含例如：光阻涂布(例如旋转涂布)、软烤、曝光图案、曝光后烘烤、光阻显影、清洗及干燥(例如硬烤)、其他适当的工艺、或上述的组合。刻蚀工艺可包含例如：湿式刻蚀工艺、干式刻蚀工艺(例如，反应离子刻蚀(reactiveionetching,rie)、电浆刻蚀、离子研磨)、其他适合的工艺、或上述的组合。

在其他实施例中，上述透光材料层可以是光阻材料，在此情况下，可通过微影工艺来图案化上述透光材料层，以直接形成图案化的透光柱300，而不需要额外经过刻蚀工艺。上述微影工艺类似于上述所提及的微影工艺，故于此不再赘述。

在一些实施例中，通过上述方法所形成的透光柱300的厚度在约10至约300微米的范围，例如可为100微米。在其他实施例中，透光柱300的厚度在约100至约500微米的范围，例如可为300微米。

接着，请参照图7，形成遮光层400于基板100上，并且填充于上述的多个透光柱300之间。在一些实施例中，遮光层400可以包括光阻(例如:黑光阻或其他适当的非透明的光阻)、油墨(例如:黑色油墨或其他适当的非透明的油墨)、模制化合物(moldingcompound，例如:黑色模制化合物或其他适当的非透明的模制化合物)、防焊材料(soldermask，例如:黑色防焊材料或其他适当的非透明的防焊材料)、其他合适的材料或上述的组合。

在一些实施例中，遮光层400可以是光固化材料、热固化材料或上述的组合。在上述实施例中，可将遮光材料(未绘示)设置于基板100之上，且填充于多个透光柱300之间，接着进行固化工艺以固化上述遮光材料，以形成遮光层400。举例而言，上述固化工艺可为光固化工艺、热固化工艺或上述组合。

在另一些实施例中，上述遮光层400可以包括金属材料。在上述遮光层400包括金属材料的一些实施例中，可通过在形成上述透光柱300之前，先在基板100上沉积包含金属材料的晶种层(未绘示)，接着将上述晶种层图案化，以露出基板100上的感测像素202，同时保留位于导孔108上的晶种层。在上视图中，上述图案化晶种层与感测像素202的形状为互补(未绘示)。在形成上述透光柱300之后，进行电镀工艺，以形成填充于多个透光柱300之间的遮光层400，如图7所示。在一些实施例中，通过电镀工艺或其他适合的工艺所产生的遮光层400的厚度可以高于、相等于、或低于上述透光柱300。在一些实施例中，遮光层400可包含铜(copper)、镍(nickel)、其他适合的金属材料、或前述的组合。

此外，在上述遮光层400包括金属材料的一些实施例中，可以额外形成遮光盖500于遮光层400之上。在这类实施例中，上述遮光盖500例如可包含树脂遮光材料，其对于在300纳米至1200纳米波长范围下的光穿透率小于1％。遮光材料可以包含光固化材料、热固化材料、或上述的组合。在一些实施例中，于遮光层400上所形成的遮光盖500可避免感测像素202接收到不需要的光线，并可防止入射光学感测结构10的光线所产生的串音(crosstalk)，进而提升光学感测结构10的效能。

在一些实施例中，可通过旋转涂布法(spin-coating)、化学气相沉积法(cvd)、其他适当的方法、或上述的组合将遮光盖的材料形成于遮光层400上，并进行固化工艺(例如，光固化工艺、热固化工艺或上述组合)，以固化遮光材料，接着可以进行图案化工艺，以形成在遮光层400之上的遮光盖500。上述经过图案化工艺的遮光盖500仅覆盖于遮光层400之上，而不会覆盖透光柱300。在一些实施例中，通过上述方法所形成的遮光盖500的厚度在约0纳米至约500纳米的范围，例如可为100纳米。在其他实施例中，遮光盖500的厚度在约10纳米至约500纳米的范围，例如可为200纳米。

在一些实施例中，上述遮光盖的材料可以包含非透明的碳黑、油墨、模制化合物、防焊材料、其他适当的材料、或上述的组合。在此情况下，上述的图案化工艺可包含微影工艺与刻蚀工艺。此处的微影工艺与刻蚀工艺可类似于前述关于图6中使用为非光阻材料来形成透光柱的实施例，故于此不再赘述。

在其他实施例中，上述遮光盖的材料可以包含非透明的光阻材料。在此情况下，类似于先前关于图6中使用光阻材料来形成透光柱的实施例，可以直接图案化上述遮光盖的材料以在遮光层400上形成遮光盖500，而不需要额外经过刻蚀工艺。

在一些实施例中，在形成遮光盖500于遮光层400之上之前，可执行平坦化工艺(例如化学机械研磨(cmp)工艺)以平坦化遮光层400，使得遮光层400与透光柱300的顶面齐平。接着，于上述实施例中，形成于经过平坦化工艺的遮光层400之上的遮光盖500的顶面将会略高于透光柱300的顶面，即如图8a所绘示。举例来说，遮光层400之上的遮光盖500的顶面将会略高于透光柱300的顶面约10纳米。

在其他实施例中，可通过控制电镀工艺的时间，使得形成于图案化晶种层之上的遮光层400的顶面略低于透光柱300的顶面(例如遮光层400的顶面略低于透光柱300的顶面约10纳米至约10微米)，并且形成遮光盖500于此遮光层400与透光柱300的顶面之上，使得此遮光盖500的顶面略高于透光柱300的顶面(例如遮光盖500的顶面略高于透光柱300的顶面约为10纳米)，接着可执行平坦化工艺(例如化学机械研磨(cmp)工艺)以平坦化遮光盖500，使得遮光盖500与透光柱300的顶面齐平，即如图8b所绘示。

根据本发明的一些实施例中，设置于上述感测像素202上的透光柱300、填充在上述透光柱之间的遮光层400、以及对应设置于遮光层400上的遮光盖500(如果有的话)的组合共同构成一光准直层600。此光准直层的功能在于准直(collimate)光线，以减少因光发散所导致的能量损失。在一些实施例中，光准直层上方可包含其他光学元件，例如：彩色滤光片(colorfilter)、玻璃、透镜等(未绘示)。在一些实施例中，入射的光线通过光准直层600上方的光学元件经过光准直层600导入至感测像素202。其中，透光柱300的深宽比(aspectratio)在2至30的范围，例如可为5、10、15、或20。若透光柱700太高(即深宽比太大)，则透光柱300容易变形或倒塌，而导致工艺难度提高，相对地也将提高工艺成本。若透光柱300太宽(即深宽比太小)，则容易接收到不必要的入射光，难以达到准直效果，因而降低光学感测结构10的灵敏度。

在一些实施例中，光准直层上方可包含设置于光准直层之上的盖板层(未绘示)。盖板层可为硬质透光材料，例如：铝硅酸盐玻璃(calciumaluminosilicateglass)、钠钙玻璃(sodalimeglass)、蓝宝石(sapphire)、透明聚合物、或其他适合的材料，使得至少部分的入射光线能够穿透而到达感测像素202，并且此硬质盖板能够保护在其之下的光学感测结构10及其他元件。

后续以图8b的结构来继续用于形成光学感测结构10的工艺的说明，但应可理解，也可以使用图7或图8a的结构来形成光学感测结构10。接下来请参考图9，在一些实施例中，对基板100的底表面100b进行背面薄化(backsidethinning)工艺，以形成贯穿基板100的导通孔110。上述导通孔110具有从基板100的第一表面100a(也称为顶表面100a)延伸至基板100的相对的第二表面100b’的贯孔102’。此外，晶种层104位于贯孔102’内，且介于基板100及填充在贯孔102’中的导电层106之间。在一些实施例中，进行上述背面薄化工艺直到露出上述导电层106，以去除位于导电层106下方的一部份的晶种层104，如图9所示。在另一些实施例中，进行背面薄化工艺直到露出上述晶种层104，因此一部分的晶种层104位于导电层106下方(未绘示)。上述贯孔102’、晶种层104、以及导电层106的组合共同构成导通孔110。上述导通孔110的底表面与基板100的第二表面100b’齐平。

请参考图10，在一些实施例中，在进行上述第二平坦化工艺之后，可以在基板100的第二表面100b’上形成导电部件90，上述导电部件90与相应导通孔110连接，以形成光学感测结构10。可通过导通孔110通过上述导电部件90将光学感测结构10与其他装置电连接。上述导电部件90可以包括导电垫、导电凸块、导电柱、或上述的组合，且可以由铝(al)、铜(cu)、钨(w)、其他适当的导电材料、上述的合金、或上述的组合所形成。

在图10所示的实施例中，光学感测结构10包括位于基板100中的感测像素阵列200、位于基板之上的光准直层600、以及由基板100的第一表面100a延伸至相对的第二表面100b’的导通孔110。上述感测像素阵列200包括多个感测像素202。上述导通孔110位于上述感测像素阵列200中，且不与上述感测像素202垂直重叠。此种将导通孔110设置在感测像素阵列200中而非感测像素阵列200外围的配置，能更进一步缩小光学感测结构10的体积，并提高基板利用率。此外，虽然图10中将导通孔110及感测像素202绘示为彼此邻接，但本发明实施例并不限于此。举例来说，导通孔110及感测像素202可以是没有彼此邻接的，例如导通孔110的宽度可以小于相邻感测像素202之间的间距。

在本实施例中，上述光学感测结构10更包括导电部件90。上述导电部件90位于基板100的第二表面100b’上，且相应地连接至上述导通孔110。上述导电部件90包括导电垫、导电凸块、导电柱、或上述的组合。

在本发明实施例中，上述导通孔110包括贯孔102’、填充于上述贯孔102’内的导电层106、以及设置在上述贯孔102’内，且介于上述导电层106及基板100之间的晶种层104。

在本发明实施例中，上述光准直层600包括对应设置于感测像素202之上的多个透光柱300、以及位于基板100的尚且填充于上述透光柱300之间的遮光层400。上述透光柱300可保护感测像素202，并减少或避免感测像素202于工艺中受到污染及/或损害，进而影响光学感测结构10的灵敏度。上述透光柱300由透明材料所形成，且上述透明材料在300纳米至1200纳米波长范围下的光穿透率大于90％。

根据上述实施例，在形成具有光准直层的光学感测结构时，可以利用位于光准直层下方的导通孔(through-substratevia,tsv)垂直导通堆叠的装置，使信号传递的方式由水平改成垂直传输。有别于传统上在平面上拉长金属导线，经过许多不同的结构层才能将指纹感测器连接至其他装置的方式，使用导通孔来垂直导通堆叠的装置可以增加装置堆叠密度、缩小体积、以及缩短传导路径，以进一步提升电性能。此外，由于无须额外形成用于封装的金属导线、模制化合物(moldingcompound)、及封装基板，可进一步缩减结构厚度，以及降低因热膨胀系数不匹配所导致的缺陷。

此外，本发明实施例更进一步利用感测像素阵列中未设置感测像素的区域，将导通孔设置在感测像素阵列中。有别于将导通孔设置在感测像素阵列的外围区域，将导通孔设置在感测像素阵列中能更进一步缩小光学感测结构的体积，并提高基板利用率。

值得注意的是，虽然此处所讨论的范例所揭露的例示性实施方式有关于指纹感测装置，但本发明所提供的技术也可应用至其他型态的感测器，而不仅止于应用在检测指纹的感测器装置。举例来说，也可应用至生物感测器(biosensor)、医学相关以及辐射研究等领域(例如，心跳、血氧等)的感测装置中，并不局限于上述实施例所揭露的范围。

以上概略说明了本揭露数个实施例的特征，使本领域相关技术人员对于本揭露可更为容易理解。本领域相关技术人员应了解到本说明书可轻易作为其他结构或工艺的变更或设计基础，以进行相同于本揭露实施例的目的及/或获得相同的优点。本领域相关技术人员也可理解与上述等同的结构或工艺并未脱离本揭露的精神及保护范围内，且可在不脱离本揭露的精神及范围内，当可作更动、替代与润饰。